llvm.org GIT mirror llvm / 4d120e9
AMDGPU/R600: Delete/rename intrinsics no longer used by mesa Use the replacement pass to update the tests, and delete old names. git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@275375 91177308-0d34-0410-b5e6-96231b3b80d8 Matt Arsenault 4 years ago
25 changed file(s) with 1463 addition(s) and 1734 deletion(s). Raw diff Collapse all Expand all
2828
2929 // R600 Passes
3030 FunctionPass *createR600VectorRegMerger(TargetMachine &tm);
31 FunctionPass *createR600TextureIntrinsicsReplacer();
3231 FunctionPass *createR600ExpandSpecialInstrsPass(TargetMachine &tm);
3332 FunctionPass *createR600EmitClauseMarkers();
3433 FunctionPass *createR600ClauseMergePass(TargetMachine &tm);
431431
432432 if (EnableR600StructurizeCFG)
433433 addPass(createStructurizeCFGPass());
434 addPass(createR600TextureIntrinsicsReplacer());
435434 return false;
436435 }
437436
6060 R600OptimizeVectorRegisters.cpp
6161 R600Packetizer.cpp
6262 R600RegisterInfo.cpp
63 R600TextureIntrinsicsReplacer.cpp
6463 SIAnnotateControlFlow.cpp
6564 SIDebuggerInsertNops.cpp
6665 SIFixControlFlowLiveIntervals.cpp
737737 };
738738 return DAG.getNode(AMDGPUISD::TEXTURE_FETCH, DL, MVT::v4f32, TexArgs);
739739 }
740 case AMDGPUIntrinsic::AMDGPU_dp4: {
740 case AMDGPUIntrinsic::r600_dot4: {
741741 SDValue Args[8] = {
742742 DAG.getNode(ISD::EXTRACT_VECTOR_ELT, DL, MVT::f32, Op.getOperand(1),
743743 DAG.getConstant(0, DL, MVT::i32)),
13311331 (outs R600_Reg128:$dst),
13321332 (ins R600_Reg128:$src0, R600_Reg128:$src1, R600_Reg128:$src2,
13331333 i32imm:$resourceId, i32imm:$samplerId, i32imm:$textureTarget),
1334 "TXD $dst, $src0, $src1, $src2, $resourceId, $samplerId, $textureTarget",
1335 [(set v4f32:$dst, (int_AMDGPU_txd v4f32:$src0, v4f32:$src1, v4f32:$src2,
1336 imm:$resourceId, imm:$samplerId, imm:$textureTarget))],
1334 "TXD $dst, $src0, $src1, $src2, $resourceId, $samplerId, $textureTarget", [],
13371335 NullALU > {
13381336 let TEXInst = 1;
13391337 }
13431341 (ins R600_Reg128:$src0, R600_Reg128:$src1, R600_Reg128:$src2,
13441342 i32imm:$resourceId, i32imm:$samplerId, i32imm:$textureTarget),
13451343 "TXD_SHADOW $dst, $src0, $src1, $src2, $resourceId, $samplerId, $textureTarget",
1346 [(set v4f32:$dst, (int_AMDGPU_txd v4f32:$src0, v4f32:$src1, v4f32:$src2,
1347 imm:$resourceId, imm:$samplerId, TEX_SHADOW:$textureTarget))],
1348 NullALU
1349 > {
1344 [], NullALU> {
13501345 let TEXInst = 1;
13511346 }
13521347 } // End isPseudo = 1
1111 //===----------------------------------------------------------------------===//
1212
1313 // FIXME: Should migrate to using TargetPrefix that matches triple arch name.
14 let TargetPrefix = "AMDGPU", isTarget = 1 in {
15 def int_AMDGPU_dp4 : Intrinsic<[llvm_float_ty], [llvm_v4f32_ty, llvm_v4f32_ty], [IntrNoMem]>;
16 def int_AMDGPU_tex : Intrinsic<[llvm_v4f32_ty], [llvm_v4f32_ty, llvm_i32_ty, llvm_i32_ty, llvm_i32_ty], [IntrNoMem]>;
17 def int_AMDGPU_txb : Intrinsic<[llvm_v4f32_ty], [llvm_v4f32_ty, llvm_i32_ty, llvm_i32_ty, llvm_i32_ty], [IntrNoMem]>;
18 def int_AMDGPU_txf : Intrinsic<[llvm_v4f32_ty], [llvm_v4f32_ty, llvm_i32_ty, llvm_i32_ty, llvm_i32_ty, llvm_i32_ty, llvm_i32_ty, llvm_i32_ty], [IntrNoMem]>;
19 def int_AMDGPU_txq : Intrinsic<[llvm_v4f32_ty], [llvm_v4f32_ty, llvm_i32_ty, llvm_i32_ty, llvm_i32_ty], [IntrNoMem]>;
20 def int_AMDGPU_txd : Intrinsic<[llvm_v4f32_ty], [llvm_v4f32_ty, llvm_v4f32_ty, llvm_v4f32_ty, llvm_i32_ty, llvm_i32_ty, llvm_i32_ty], [IntrNoMem]>;
21 def int_AMDGPU_txl : Intrinsic<[llvm_v4f32_ty], [llvm_v4f32_ty, llvm_i32_ty, llvm_i32_ty, llvm_i32_ty], [IntrNoMem]>;
22 def int_AMDGPU_ddx : Intrinsic<[llvm_v4f32_ty], [llvm_v4f32_ty, llvm_i32_ty, llvm_i32_ty, llvm_i32_ty], [IntrNoMem]>;
23 def int_AMDGPU_ddy : Intrinsic<[llvm_v4f32_ty], [llvm_v4f32_ty, llvm_i32_ty, llvm_i32_ty, llvm_i32_ty], [IntrNoMem]>;
24 }
25
2614 let TargetPrefix = "R600", isTarget = 1 in {
2715 def int_R600_store_swizzle :
2816 Intrinsic<[], [llvm_v4f32_ty, llvm_i32_ty, llvm_i32_ty], []>;
6957 def int_r600_txq : TextureIntrinsicInt32Input;
7058 def int_r600_ddx : TextureIntrinsicFloatInput;
7159 def int_r600_ddy : TextureIntrinsicFloatInput;
60
61 def int_r600_dot4 : Intrinsic<[llvm_float_ty],
62 [llvm_v4f32_ty, llvm_v4f32_ty], [IntrNoMem]
63 >;
7264 } // End TargetPrefix = "r600", isTarget = 1
+0
-303
lib/Target/AMDGPU/R600TextureIntrinsicsReplacer.cpp less more
None //===-- R600TextureIntrinsicsReplacer.cpp ---------------------------------===//
1 //
2 // The LLVM Compiler Infrastructure
3 //
4 // This file is distributed under the University of Illinois Open Source
5 // License. See LICENSE.TXT for details.
6 //
7 //===----------------------------------------------------------------------===//
8 //
9 /// \file
10 /// This pass translates tgsi-like texture intrinsics into R600 texture
11 /// closer to hardware intrinsics.
12 //===----------------------------------------------------------------------===//
13
14 #include "AMDGPU.h"
15 #include "llvm/ADT/Statistic.h"
16 #include "llvm/Analysis/Passes.h"
17 #include "llvm/IR/Function.h"
18 #include "llvm/IR/GlobalValue.h"
19 #include "llvm/IR/IRBuilder.h"
20 #include "llvm/IR/InstVisitor.h"
21
22 using namespace llvm;
23
24 namespace {
25 class R600TextureIntrinsicsReplacer :
26 public FunctionPass, public InstVisitor {
27 static char ID;
28
29 Module *Mod;
30 Type *FloatType;
31 Type *Int32Type;
32 Type *V4f32Type;
33 Type *V4i32Type;
34 FunctionType *TexSign;
35 FunctionType *TexQSign;
36
37 void getAdjustmentFromTextureTarget(unsigned TextureType, bool hasLOD,
38 unsigned SrcSelect[4], unsigned CT[4],
39 bool &useShadowVariant) {
40 enum TextureTypes {
41 TEXTURE_1D = 1,
42 TEXTURE_2D,
43 TEXTURE_3D,
44 TEXTURE_CUBE,
45 TEXTURE_RECT,
46 TEXTURE_SHADOW1D,
47 TEXTURE_SHADOW2D,
48 TEXTURE_SHADOWRECT,
49 TEXTURE_1D_ARRAY,
50 TEXTURE_2D_ARRAY,
51 TEXTURE_SHADOW1D_ARRAY,
52 TEXTURE_SHADOW2D_ARRAY,
53 TEXTURE_SHADOWCUBE,
54 TEXTURE_2D_MSAA,
55 TEXTURE_2D_ARRAY_MSAA,
56 TEXTURE_CUBE_ARRAY,
57 TEXTURE_SHADOWCUBE_ARRAY
58 };
59
60 switch (TextureType) {
61 case 0:
62 useShadowVariant = false;
63 return;
64 case TEXTURE_RECT:
65 case TEXTURE_1D:
66 case TEXTURE_2D:
67 case TEXTURE_3D:
68 case TEXTURE_CUBE:
69 case TEXTURE_1D_ARRAY:
70 case TEXTURE_2D_ARRAY:
71 case TEXTURE_CUBE_ARRAY:
72 case TEXTURE_2D_MSAA:
73 case TEXTURE_2D_ARRAY_MSAA:
74 useShadowVariant = false;
75 break;
76 case TEXTURE_SHADOW1D:
77 case TEXTURE_SHADOW2D:
78 case TEXTURE_SHADOWRECT:
79 case TEXTURE_SHADOW1D_ARRAY:
80 case TEXTURE_SHADOW2D_ARRAY:
81 case TEXTURE_SHADOWCUBE:
82 case TEXTURE_SHADOWCUBE_ARRAY:
83 useShadowVariant = true;
84 break;
85 default:
86 llvm_unreachable("Unknow Texture Type");
87 }
88
89 if (TextureType == TEXTURE_RECT ||
90 TextureType == TEXTURE_SHADOWRECT) {
91 CT[0] = 0;
92 CT[1] = 0;
93 }
94
95 if (TextureType == TEXTURE_CUBE_ARRAY ||
96 TextureType == TEXTURE_SHADOWCUBE_ARRAY)
97 CT[2] = 0;
98
99 if (TextureType == TEXTURE_1D_ARRAY ||
100 TextureType == TEXTURE_SHADOW1D_ARRAY) {
101 if (hasLOD && useShadowVariant) {
102 CT[1] = 0;
103 } else {
104 CT[2] = 0;
105 SrcSelect[2] = 1;
106 }
107 } else if (TextureType == TEXTURE_2D_ARRAY ||
108 TextureType == TEXTURE_SHADOW2D_ARRAY) {
109 CT[2] = 0;
110 }
111
112 if ((TextureType == TEXTURE_SHADOW1D ||
113 TextureType == TEXTURE_SHADOW2D ||
114 TextureType == TEXTURE_SHADOWRECT ||
115 TextureType == TEXTURE_SHADOW1D_ARRAY) &&
116 !(hasLOD && useShadowVariant))
117 SrcSelect[3] = 2;
118 }
119
120 void ReplaceCallInst(CallInst &I, FunctionType *FT, const char *Name,
121 unsigned SrcSelect[4], Value *Offset[3], Value *Resource,
122 Value *Sampler, unsigned CT[4], Value *Coord) {
123 IRBuilder<> Builder(&I);
124 Constant *Mask[] = {
125 ConstantInt::get(Int32Type, SrcSelect[0]),
126 ConstantInt::get(Int32Type, SrcSelect[1]),
127 ConstantInt::get(Int32Type, SrcSelect[2]),
128 ConstantInt::get(Int32Type, SrcSelect[3])
129 };
130 Value *SwizzleMask = ConstantVector::get(Mask);
131 Value *SwizzledCoord =
132 Builder.CreateShuffleVector(Coord, Coord, SwizzleMask);
133
134 Value *Args[] = {
135 SwizzledCoord,
136 Offset[0],
137 Offset[1],
138 Offset[2],
139 Resource,
140 Sampler,
141 ConstantInt::get(Int32Type, CT[0]),
142 ConstantInt::get(Int32Type, CT[1]),
143 ConstantInt::get(Int32Type, CT[2]),
144 ConstantInt::get(Int32Type, CT[3])
145 };
146
147 Function *F = Mod->getFunction(Name);
148 if (!F) {
149 F = Function::Create(FT, GlobalValue::ExternalLinkage, Name, Mod);
150 F->addFnAttr(Attribute::ReadNone);
151 }
152 I.replaceAllUsesWith(Builder.CreateCall(F, Args));
153 I.eraseFromParent();
154 }
155
156 void ReplaceTexIntrinsic(CallInst &I, bool hasLOD, FunctionType *FT,
157 const char *VanillaInt,
158 const char *ShadowInt) {
159 Value *Coord = I.getArgOperand(0);
160 Value *ResourceId = I.getArgOperand(1);
161 Value *SamplerId = I.getArgOperand(2);
162
163 unsigned TextureType =
164 cast(I.getArgOperand(3))->getZExtValue();
165
166 unsigned SrcSelect[4] = { 0, 1, 2, 3 };
167 unsigned CT[4] = {1, 1, 1, 1};
168 Value *Offset[3] = {
169 ConstantInt::get(Int32Type, 0),
170 ConstantInt::get(Int32Type, 0),
171 ConstantInt::get(Int32Type, 0)
172 };
173 bool useShadowVariant;
174
175 getAdjustmentFromTextureTarget(TextureType, hasLOD, SrcSelect, CT,
176 useShadowVariant);
177
178 ReplaceCallInst(I, FT, useShadowVariant?ShadowInt:VanillaInt, SrcSelect,
179 Offset, ResourceId, SamplerId, CT, Coord);
180 }
181
182 void ReplaceTXF(CallInst &I) {
183 Value *Coord = I.getArgOperand(0);
184 Value *ResourceId = I.getArgOperand(4);
185 Value *SamplerId = I.getArgOperand(5);
186
187 unsigned TextureType =
188 cast(I.getArgOperand(6))->getZExtValue();
189
190 unsigned SrcSelect[4] = { 0, 1, 2, 3 };
191 unsigned CT[4] = {1, 1, 1, 1};
192 Value *Offset[3] = {
193 I.getArgOperand(1),
194 I.getArgOperand(2),
195 I.getArgOperand(3),
196 };
197 bool useShadowVariant;
198
199 getAdjustmentFromTextureTarget(TextureType, false, SrcSelect, CT,
200 useShadowVariant);
201
202 ReplaceCallInst(I, TexQSign, "llvm.R600.txf", SrcSelect,
203 Offset, ResourceId, SamplerId, CT, Coord);
204 }
205
206 public:
207 R600TextureIntrinsicsReplacer():
208 FunctionPass(ID) {
209 }
210
211 bool doInitialization(Module &M) override {
212 LLVMContext &Ctx = M.getContext();
213 Mod = &M;
214 FloatType = Type::getFloatTy(Ctx);
215 Int32Type = Type::getInt32Ty(Ctx);
216 V4f32Type = VectorType::get(FloatType, 4);
217 V4i32Type = VectorType::get(Int32Type, 4);
218 Type *ArgsType[] = {
219 V4f32Type,
220 Int32Type,
221 Int32Type,
222 Int32Type,
223 Int32Type,
224 Int32Type,
225 Int32Type,
226 Int32Type,
227 Int32Type,
228 Int32Type,
229 };
230 TexSign = FunctionType::get(V4f32Type, ArgsType, /*isVarArg=*/false);
231 Type *ArgsQType[] = {
232 V4i32Type,
233 Int32Type,
234 Int32Type,
235 Int32Type,
236 Int32Type,
237 Int32Type,
238 Int32Type,
239 Int32Type,
240 Int32Type,
241 Int32Type,
242 };
243 TexQSign = FunctionType::get(V4f32Type, ArgsQType, /*isVarArg=*/false);
244 return false;
245 }
246
247 bool runOnFunction(Function &F) override {
248 visit(F);
249 return false;
250 }
251
252 const char *getPassName() const override {
253 return "R600 Texture Intrinsics Replacer";
254 }
255
256 void getAnalysisUsage(AnalysisUsage &AU) const override {
257 }
258
259 void visitCallInst(CallInst &I) {
260 if (!I.getCalledFunction())
261 return;
262
263 StringRef Name = I.getCalledFunction()->getName();
264 if (Name == "llvm.AMDGPU.tex") {
265 ReplaceTexIntrinsic(I, false, TexSign, "llvm.r600.tex", "llvm.r600.texc");
266 return;
267 }
268 if (Name == "llvm.AMDGPU.txl") {
269 ReplaceTexIntrinsic(I, true, TexSign, "llvm.r600.txl", "llvm.r600.txlc");
270 return;
271 }
272 if (Name == "llvm.AMDGPU.txb") {
273 ReplaceTexIntrinsic(I, true, TexSign, "llvm.r600.txb", "llvm.r600.txbc");
274 return;
275 }
276 if (Name == "llvm.AMDGPU.txf") {
277 ReplaceTXF(I);
278 return;
279 }
280 if (Name == "llvm.AMDGPU.txq") {
281 ReplaceTexIntrinsic(I, false, TexQSign, "llvm.r600.txq", "llvm.r600.txq");
282 return;
283 }
284 if (Name == "llvm.AMDGPU.ddx") {
285 ReplaceTexIntrinsic(I, false, TexSign, "llvm.r600.ddx", "llvm.r600.ddx");
286 return;
287 }
288 if (Name == "llvm.AMDGPU.ddy") {
289 ReplaceTexIntrinsic(I, false, TexSign, "llvm.r600.ddy", "llvm.r600.ddy");
290 return;
291 }
292 }
293
294 };
295
296 char R600TextureIntrinsicsReplacer::ID = 0;
297
298 }
299
300 FunctionPass *llvm::createR600TextureIntrinsicsReplacer() {
301 return new R600TextureIntrinsicsReplacer();
302 }
0 ; RUN: llc -march=r600 -mcpu=cedar < %s
11
22 ; This test ensures that R600 backend can handle ifcvt properly
3 ; and do not generate ALU clauses with more than 128 instructions.
43
54 define amdgpu_ps void @main(<4 x float> inreg %reg0, <4 x float> inreg %reg1, <4 x float> inreg %reg2, <4 x float> inreg %reg3, <4 x float> inreg %reg4, <4 x float> inreg %reg5, <4 x float> inreg %reg6, <4 x float> inreg %reg7, <4 x float> inreg %reg8, <4 x float> inreg %reg9) {
65 main_body:
7 %0 = extractelement <4 x float> %reg0, i32 0
8 %1 = extractelement <4 x float> %reg0, i32 1
9 %2 = extractelement <4 x float> %reg0, i32 2
10 %3 = extractelement <4 x float> %reg0, i32 3
11 %4 = extractelement <4 x float> %reg1, i32 0
12 %5 = extractelement <4 x float> %reg9, i32 0
13 %6 = extractelement <4 x float> %reg8, i32 0
14 %7 = fcmp ugt float %6, 0.000000e+00
15 %8 = select i1 %7, float %4, float %5
16 %9 = extractelement <4 x float> %reg1, i32 1
17 %10 = extractelement <4 x float> %reg9, i32 1
18 %11 = extractelement <4 x float> %reg8, i32 0
19 %12 = fcmp ugt float %11, 0.000000e+00
20 %13 = select i1 %12, float %9, float %10
21 %14 = extractelement <4 x float> %reg1, i32 2
22 %15 = extractelement <4 x float> %reg9, i32 2
23 %16 = extractelement <4 x float> %reg8, i32 0
24 %17 = fcmp ugt float %16, 0.000000e+00
25 %18 = select i1 %17, float %14, float %15
26 %19 = extractelement <4 x float> %reg1, i32 3
27 %20 = extractelement <4 x float> %reg9, i32 3
28 %21 = extractelement <4 x float> %reg8, i32 0
29 %22 = extractelement <4 x float> %reg2, i32 0
30 %23 = extractelement <4 x float> %reg2, i32 1
31 %24 = extractelement <4 x float> %reg2, i32 2
32 %25 = extractelement <4 x float> %reg2, i32 3
33 %26 = extractelement <4 x float> %reg3, i32 0
34 %27 = extractelement <4 x float> %reg3, i32 1
35 %28 = extractelement <4 x float> %reg3, i32 2
36 %29 = extractelement <4 x float> %reg3, i32 3
37 %30 = extractelement <4 x float> %reg4, i32 0
38 %31 = extractelement <4 x float> %reg4, i32 1
39 %32 = extractelement <4 x float> %reg4, i32 2
40 %33 = extractelement <4 x float> %reg4, i32 3
41 %34 = extractelement <4 x float> %reg5, i32 0
42 %35 = extractelement <4 x float> %reg5, i32 1
43 %36 = extractelement <4 x float> %reg5, i32 2
44 %37 = extractelement <4 x float> %reg5, i32 3
45 %38 = extractelement <4 x float> %reg6, i32 0
46 %39 = extractelement <4 x float> %reg6, i32 1
47 %40 = extractelement <4 x float> %reg6, i32 2
48 %41 = extractelement <4 x float> %reg6, i32 3
49 %42 = extractelement <4 x float> %reg7, i32 0
50 %43 = extractelement <4 x float> %reg7, i32 1
51 %44 = extractelement <4 x float> %reg7, i32 2
52 %45 = extractelement <4 x float> %reg7, i32 3
53 %46 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 11)
54 %47 = extractelement <4 x float> %46, i32 0
55 %48 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 11)
56 %49 = extractelement <4 x float> %48, i32 1
57 %50 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 11)
58 %51 = extractelement <4 x float> %50, i32 2
59 %52 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 12)
60 %53 = extractelement <4 x float> %52, i32 0
61 %54 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 14)
62 %55 = extractelement <4 x float> %54, i32 0
63 %56 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 14)
64 %57 = extractelement <4 x float> %56, i32 1
65 %58 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 14)
66 %59 = extractelement <4 x float> %58, i32 2
67 %60 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 14)
68 %61 = extractelement <4 x float> %60, i32 3
69 %62 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 16)
70 %63 = extractelement <4 x float> %62, i32 0
71 %64 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 16)
72 %65 = extractelement <4 x float> %64, i32 1
73 %66 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 16)
74 %67 = extractelement <4 x float> %66, i32 2
75 %68 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 9)
76 %69 = extractelement <4 x float> %68, i32 0
77 %70 = fcmp oge float %69, 3.500000e+00
78 %71 = sext i1 %70 to i32
79 %72 = bitcast i32 %71 to float
80 %73 = bitcast float %72 to i32
81 %74 = icmp ne i32 %73, 0
82 %. = select i1 %74, float 0.000000e+00, float 0.000000e+00
83 %75 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 9)
84 %76 = extractelement <4 x float> %75, i32 0
85 %77 = fcmp oge float %76, 2.000000e+00
86 %78 = sext i1 %77 to i32
87 %79 = bitcast i32 %78 to float
88 %80 = bitcast float %79 to i32
89 %81 = icmp ne i32 %80, 0
90 br i1 %81, label %IF137, label %ENDIF136
6 %tmp = extractelement <4 x float> %reg0, i32 0
7 %tmp1 = extractelement <4 x float> %reg0, i32 1
8 %tmp2 = extractelement <4 x float> %reg0, i32 2
9 %tmp3 = extractelement <4 x float> %reg0, i32 3
10 %tmp4 = extractelement <4 x float> %reg1, i32 0
11 %tmp5 = extractelement <4 x float> %reg9, i32 0
12 %tmp6 = extractelement <4 x float> %reg8, i32 0
13 %tmp7 = fcmp ugt float %tmp6, 0.000000e+00
14 %tmp8 = select i1 %tmp7, float %tmp4, float %tmp5
15 %tmp9 = extractelement <4 x float> %reg1, i32 1
16 %tmp10 = extractelement <4 x float> %reg9, i32 1
17 %tmp11 = extractelement <4 x float> %reg8, i32 0
18 %tmp12 = fcmp ugt float %tmp11, 0.000000e+00
19 %tmp13 = select i1 %tmp12, float %tmp9, float %tmp10
20 %tmp14 = extractelement <4 x float> %reg1, i32 2
21 %tmp15 = extractelement <4 x float> %reg9, i32 2
22 %tmp16 = extractelement <4 x float> %reg8, i32 0
23 %tmp17 = fcmp ugt float %tmp16, 0.000000e+00
24 %tmp18 = select i1 %tmp17, float %tmp14, float %tmp15
25 %tmp19 = extractelement <4 x float> %reg1, i32 3
26 %tmp20 = extractelement <4 x float> %reg9, i32 3
27 %tmp21 = extractelement <4 x float> %reg8, i32 0
28 %tmp22 = extractelement <4 x float> %reg2, i32 0
29 %tmp23 = extractelement <4 x float> %reg2, i32 1
30 %tmp24 = extractelement <4 x float> %reg2, i32 2
31 %tmp25 = extractelement <4 x float> %reg2, i32 3
32 %tmp26 = extractelement <4 x float> %reg3, i32 0
33 %tmp27 = extractelement <4 x float> %reg3, i32 1
34 %tmp28 = extractelement <4 x float> %reg3, i32 2
35 %tmp29 = extractelement <4 x float> %reg3, i32 3
36 %tmp30 = extractelement <4 x float> %reg4, i32 0
37 %tmp31 = extractelement <4 x float> %reg4, i32 1
38 %tmp32 = extractelement <4 x float> %reg4, i32 2
39 %tmp33 = extractelement <4 x float> %reg4, i32 3
40 %tmp34 = extractelement <4 x float> %reg5, i32 0
41 %tmp35 = extractelement <4 x float> %reg5, i32 1
42 %tmp36 = extractelement <4 x float> %reg5, i32 2
43 %tmp37 = extractelement <4 x float> %reg5, i32 3
44 %tmp38 = extractelement <4 x float> %reg6, i32 0
45 %tmp39 = extractelement <4 x float> %reg6, i32 1
46 %tmp40 = extractelement <4 x float> %reg6, i32 2
47 %tmp41 = extractelement <4 x float> %reg6, i32 3
48 %tmp42 = extractelement <4 x float> %reg7, i32 0
49 %tmp43 = extractelement <4 x float> %reg7, i32 1
50 %tmp44 = extractelement <4 x float> %reg7, i32 2
51 %tmp45 = extractelement <4 x float> %reg7, i32 3
52 %tmp46 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 11)
53 %tmp47 = extractelement <4 x float> %tmp46, i32 0
54 %tmp48 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 11)
55 %tmp49 = extractelement <4 x float> %tmp48, i32 1
56 %tmp50 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 11)
57 %tmp51 = extractelement <4 x float> %tmp50, i32 2
58 %tmp52 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 12)
59 %tmp53 = extractelement <4 x float> %tmp52, i32 0
60 %tmp54 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 14)
61 %tmp55 = extractelement <4 x float> %tmp54, i32 0
62 %tmp56 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 14)
63 %tmp57 = extractelement <4 x float> %tmp56, i32 1
64 %tmp58 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 14)
65 %tmp59 = extractelement <4 x float> %tmp58, i32 2
66 %tmp60 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 14)
67 %tmp61 = extractelement <4 x float> %tmp60, i32 3
68 %tmp62 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 16)
69 %tmp63 = extractelement <4 x float> %tmp62, i32 0
70 %tmp64 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 16)
71 %tmp65 = extractelement <4 x float> %tmp64, i32 1
72 %tmp66 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 16)
73 %tmp67 = extractelement <4 x float> %tmp66, i32 2
74 %tmp68 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 9)
75 %tmp69 = extractelement <4 x float> %tmp68, i32 0
76 %tmp70 = fcmp oge float %tmp69, 3.500000e+00
77 %tmp71 = sext i1 %tmp70 to i32
78 %tmp72 = bitcast i32 %tmp71 to float
79 %tmp73 = bitcast float %tmp72 to i32
80 %tmp74 = icmp ne i32 %tmp73, 0
81 %. = select i1 %tmp74, float 0.000000e+00, float 0.000000e+00
82 %tmp75 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 9)
83 %tmp76 = extractelement <4 x float> %tmp75, i32 0
84 %tmp77 = fcmp oge float %tmp76, 2.000000e+00
85 %tmp78 = sext i1 %tmp77 to i32
86 %tmp79 = bitcast i32 %tmp78 to float
87 %tmp80 = bitcast float %tmp79 to i32
88 %tmp81 = icmp ne i32 %tmp80, 0
89 br i1 %tmp81, label %IF137, label %ENDIF136
9190
9291 IF137: ; preds = %main_body
93 %82 = insertelement <4 x float> undef, float %30, i32 0
94 %83 = insertelement <4 x float> %82, float %31, i32 1
95 %84 = insertelement <4 x float> %83, float %32, i32 2
96 %85 = insertelement <4 x float> %84, float 0.000000e+00, i32 3
97 %86 = insertelement <4 x float> undef, float %30, i32 0
98 %87 = insertelement <4 x float> %86, float %31, i32 1
99 %88 = insertelement <4 x float> %87, float %32, i32 2
100 %89 = insertelement <4 x float> %88, float 0.000000e+00, i32 3
101 %90 = call float @llvm.AMDGPU.dp4(<4 x float> %85, <4 x float> %89)
102 %91 = call float @llvm.AMDGPU.rsq.clamped.f32(float %90)
103 %92 = fmul float %30, %91
104 %93 = fmul float %31, %91
105 %94 = fmul float %32, %91
106 %95 = insertelement <4 x float> undef, float %92, i32 0
107 %96 = insertelement <4 x float> %95, float %93, i32 1
108 %97 = insertelement <4 x float> %96, float %94, i32 2
109 %98 = insertelement <4 x float> %97, float 0.000000e+00, i32 3
110 %99 = insertelement <4 x float> undef, float %37, i32 0
111 %100 = insertelement <4 x float> %99, float %38, i32 1
112 %101 = insertelement <4 x float> %100, float %39, i32 2
113 %102 = insertelement <4 x float> %101, float 0.000000e+00, i32 3
114 %103 = call float @llvm.AMDGPU.dp4(<4 x float> %98, <4 x float> %102)
115 %104 = insertelement <4 x float> undef, float %92, i32 0
116 %105 = insertelement <4 x float> %104, float %93, i32 1
117 %106 = insertelement <4 x float> %105, float %94, i32 2
118 %107 = insertelement <4 x float> %106, float 0.000000e+00, i32 3
119 %108 = insertelement <4 x float> undef, float %40, i32 0
120 %109 = insertelement <4 x float> %108, float %41, i32 1
121 %110 = insertelement <4 x float> %109, float %42, i32 2
122 %111 = insertelement <4 x float> %110, float 0.000000e+00, i32 3
123 %112 = call float @llvm.AMDGPU.dp4(<4 x float> %107, <4 x float> %111)
124 %113 = fsub float -0.000000e+00, %92
125 %114 = fsub float -0.000000e+00, %93
126 %115 = fsub float -0.000000e+00, %94
127 %116 = insertelement <4 x float> undef, float %34, i32 0
128 %117 = insertelement <4 x float> %116, float %35, i32 1
129 %118 = insertelement <4 x float> %117, float %36, i32 2
130 %119 = insertelement <4 x float> %118, float 0.000000e+00, i32 3
131 %120 = insertelement <4 x float> undef, float %113, i32 0
132 %121 = insertelement <4 x float> %120, float %114, i32 1
133 %122 = insertelement <4 x float> %121, float %115, i32 2
134 %123 = insertelement <4 x float> %122, float 0.000000e+00, i32 3
135 %124 = call float @llvm.AMDGPU.dp4(<4 x float> %119, <4 x float> %123)
136 %125 = fdiv float 1.000000e+00, %124
137 %126 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 5)
138 %127 = extractelement <4 x float> %126, i32 0
139 %128 = fmul float %127, %125
140 %129 = fmul float %103, %128
141 %130 = fmul float %112, %128
142 %131 = bitcast float %. to i32
143 %132 = sitofp i32 %131 to float
144 %133 = fdiv float 1.000000e+00, %132
145 %134 = bitcast float %. to i32
146 %135 = add i32 %134, -1
147 %136 = bitcast i32 %135 to float
148 %137 = bitcast float %136 to i32
92 %tmp82 = insertelement <4 x float> undef, float %tmp30, i32 0
93 %tmp83 = insertelement <4 x float> %tmp82, float %tmp31, i32 1
94 %tmp84 = insertelement <4 x float> %tmp83, float %tmp32, i32 2
95 %tmp85 = insertelement <4 x float> %tmp84, float 0.000000e+00, i32 3
96 %tmp86 = insertelement <4 x float> undef, float %tmp30, i32 0
97 %tmp87 = insertelement <4 x float> %tmp86, float %tmp31, i32 1
98 %tmp88 = insertelement <4 x float> %tmp87, float %tmp32, i32 2
99 %tmp89 = insertelement <4 x float> %tmp88, float 0.000000e+00, i32 3
100 %tmp90 = call float @llvm.r600.dot4(<4 x float> %tmp85, <4 x float> %tmp89)
101 %tmp91 = call float @llvm.AMDGPU.rsq.clamped.f32(float %tmp90)
102 %tmp92 = fmul float %tmp30, %tmp91
103 %tmp93 = fmul float %tmp31, %tmp91
104 %tmp94 = fmul float %tmp32, %tmp91
105 %tmp95 = insertelement <4 x float> undef, float %tmp92, i32 0
106 %tmp96 = insertelement <4 x float> %tmp95, float %tmp93, i32 1
107 %tmp97 = insertelement <4 x float> %tmp96, float %tmp94, i32 2
108 %tmp98 = insertelement <4 x float> %tmp97, float 0.000000e+00, i32 3
109 %tmp99 = insertelement <4 x float> undef, float %tmp37, i32 0
110 %tmp100 = insertelement <4 x float> %tmp99, float %tmp38, i32 1
111 %tmp101 = insertelement <4 x float> %tmp100, float %tmp39, i32 2
112 %tmp102 = insertelement <4 x float> %tmp101, float 0.000000e+00, i32 3
113 %tmp103 = call float @llvm.r600.dot4(<4 x float> %tmp98, <4 x float> %tmp102)
114 %tmp104 = insertelement <4 x float> undef, float %tmp92, i32 0
115 %tmp105 = insertelement <4 x float> %tmp104, float %tmp93, i32 1
116 %tmp106 = insertelement <4 x float> %tmp105, float %tmp94, i32 2
117 %tmp107 = insertelement <4 x float> %tmp106, float 0.000000e+00, i32 3
118 %tmp108 = insertelement <4 x float> undef, float %tmp40, i32 0
119 %tmp109 = insertelement <4 x float> %tmp108, float %tmp41, i32 1
120 %tmp110 = insertelement <4 x float> %tmp109, float %tmp42, i32 2
121 %tmp111 = insertelement <4 x float> %tmp110, float 0.000000e+00, i32 3
122 %tmp112 = call float @llvm.r600.dot4(<4 x float> %tmp107, <4 x float> %tmp111)
123 %tmp113 = fsub float -0.000000e+00, %tmp92
124 %tmp114 = fsub float -0.000000e+00, %tmp93
125 %tmp115 = fsub float -0.000000e+00, %tmp94
126 %tmp116 = insertelement <4 x float> undef, float %tmp34, i32 0
127 %tmp117 = insertelement <4 x float> %tmp116, float %tmp35, i32 1
128 %tmp118 = insertelement <4 x float> %tmp117, float %tmp36, i32 2
129 %tmp119 = insertelement <4 x float> %tmp118, float 0.000000e+00, i32 3
130 %tmp120 = insertelement <4 x float> undef, float %tmp113, i32 0
131 %tmp121 = insertelement <4 x float> %tmp120, float %tmp114, i32 1
132 %tmp122 = insertelement <4 x float> %tmp121, float %tmp115, i32 2
133 %tmp123 = insertelement <4 x float> %tmp122, float 0.000000e+00, i32 3
134 %tmp124 = call float @llvm.r600.dot4(<4 x float> %tmp119, <4 x float> %tmp123)
135 %tmp125 = fdiv float 1.000000e+00, %tmp124
136 %tmp126 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 5)
137 %tmp127 = extractelement <4 x float> %tmp126, i32 0
138 %tmp128 = fmul float %tmp127, %tmp125
139 %tmp129 = fmul float %tmp103, %tmp128
140 %tmp130 = fmul float %tmp112, %tmp128
141 %tmp131 = bitcast float %. to i32
142 %tmp132 = sitofp i32 %tmp131 to float
143 %tmp133 = fdiv float 1.000000e+00, %tmp132
144 %tmp134 = bitcast float %. to i32
145 %tmp135 = add i32 %tmp134, -1
146 %tmp136 = bitcast i32 %tmp135 to float
147 %tmp137 = bitcast float %tmp136 to i32
149148 br label %LOOP
150149
151150 ENDIF136: ; preds = %ENDIF154, %main_body
152 %temp68.1 = phi float [ %591, %ENDIF154 ], [ 0.000000e+00, %main_body ]
153 %temp69.0 = phi float [ %593, %ENDIF154 ], [ 0.000000e+00, %main_body ]
154 %temp70.0 = phi float [ %595, %ENDIF154 ], [ 1.000000e+00, %main_body ]
155 %138 = fmul float %26, 0x3F847AE140000000
156 %139 = fmul float %27, 0x3F847AE140000000
157 %140 = fmul float %28, 0x3F847AE140000000
158 %141 = insertelement <4 x float> undef, float %138, i32 0
159 %142 = insertelement <4 x float> %141, float %139, i32 1
160 %143 = insertelement <4 x float> %142, float %140, i32 2
161 %144 = insertelement <4 x float> %143, float 0.000000e+00, i32 3
162 %145 = extractelement <4 x float> %144, i32 0
163 %146 = extractelement <4 x float> %144, i32 1
164 %147 = extractelement <4 x float> %144, i32 2
165 %148 = extractelement <4 x float> %144, i32 3
166 %149 = insertelement <4 x float> undef, float %145, i32 0
167 %150 = insertelement <4 x float> %149, float %146, i32 1
168 %151 = insertelement <4 x float> %150, float %147, i32 2
169 %152 = insertelement <4 x float> %151, float %148, i32 3
170 %153 = call <4 x float> @llvm.AMDGPU.tex(<4 x float> %152, i32 16, i32 0, i32 3)
171 %154 = extractelement <4 x float> %153, i32 0
172 %155 = extractelement <4 x float> %153, i32 1
173 %156 = extractelement <4 x float> %153, i32 2
174 %157 = extractelement <4 x float> %153, i32 3
175 %158 = fmul float %26, 0x3F45A07B40000000
176 %159 = fmul float %27, 0x3F45A07B40000000
177 %160 = fmul float %28, 0x3F45A07B40000000
178 %161 = insertelement <4 x float> undef, float %158, i32 0
179 %162 = insertelement <4 x float> %161, float %159, i32 1
180 %163 = insertelement <4 x float> %162, float %160, i32 2
181 %164 = insertelement <4 x float> %163, float 0.000000e+00, i32 3
182 %165 = extractelement <4 x float> %164, i32 0
183 %166 = extractelement <4 x float> %164, i32 1
184 %167 = extractelement <4 x float> %164, i32 2
185 %168 = extractelement <4 x float> %164, i32 3
186 %169 = insertelement <4 x float> undef, float %165, i32 0
187 %170 = insertelement <4 x float> %169, float %166, i32 1
188 %171 = insertelement <4 x float> %170, float %167, i32 2
189 %172 = insertelement <4 x float> %171, float %168, i32 3
190 %173 = call <4 x float> @llvm.AMDGPU.tex(<4 x float> %172, i32 16, i32 0, i32 3)
191 %174 = extractelement <4 x float> %173, i32 0
192 %175 = extractelement <4 x float> %173, i32 1
193 %176 = extractelement <4 x float> %173, i32 2
194 %177 = extractelement <4 x float> %173, i32 3
195 %178 = fmul float %176, 3.000000e+03
196 %179 = fadd float %178, %28
197 %180 = fdiv float 1.000000e+00, %33
198 %181 = fmul float %32, %180
199 %182 = call float @fabs(float %181)
200 %183 = fmul float %174, 0x3FD99999A0000000
201 %184 = fadd float %183, 0x3FAEB851E0000000
202 %185 = fmul float %175, 0x3FE3333340000000
203 %186 = fadd float %185, %184
204 %187 = fmul float %176, 2.000000e+00
205 %188 = fadd float %187, %186
206 %189 = fmul float %177, 4.000000e+00
207 %190 = fadd float %189, %188
208 %191 = fmul float %154, 0x3FB99999A0000000
209 %192 = fadd float %191, %190
210 %193 = fmul float %155, 0x3FD99999A0000000
211 %194 = fadd float %193, %192
212 %195 = fmul float %156, 0x3FE99999A0000000
213 %196 = fadd float %195, %194
214 %197 = fmul float %157, 0x4000CCCCC0000000
215 %198 = fadd float %197, %196
216 %199 = fmul float 0xBE5EFB4CC0000000, %182
217 %200 = fmul float %199, %182
218 %201 = call float @llvm.exp2.f32(float %200)
219 %one.sub.a.i = fsub float 1.000000e+00, %201
151 %temp68.1 = phi float [ %tmp603, %ENDIF154 ], [ 0.000000e+00, %main_body ]
152 %temp69.0 = phi float [ %tmp605, %ENDIF154 ], [ 0.000000e+00, %main_body ]
153 %temp70.0 = phi float [ %tmp607, %ENDIF154 ], [ 1.000000e+00, %main_body ]
154 %tmp138 = fmul float %tmp26, 0x3F847AE140000000
155 %tmp139 = fmul float %tmp27, 0x3F847AE140000000
156 %tmp140 = fmul float %tmp28, 0x3F847AE140000000
157 %tmp141 = insertelement <4 x float> undef, float %tmp138, i32 0
158 %tmp142 = insertelement <4 x float> %tmp141, float %tmp139, i32 1
159 %tmp143 = insertelement <4 x float> %tmp142, float %tmp140, i32 2
160 %tmp144 = insertelement <4 x float> %tmp143, float 0.000000e+00, i32 3
161 %tmp145 = extractelement <4 x float> %tmp144, i32 0
162 %tmp146 = extractelement <4 x float> %tmp144, i32 1
163 %tmp147 = extractelement <4 x float> %tmp144, i32 2
164 %tmp148 = extractelement <4 x float> %tmp144, i32 3
165 %tmp149 = insertelement <4 x float> undef, float %tmp145, i32 0
166 %tmp150 = insertelement <4 x float> %tmp149, float %tmp146, i32 1
167 %tmp151 = insertelement <4 x float> %tmp150, float %tmp147, i32 2
168 %tmp152 = insertelement <4 x float> %tmp151, float %tmp148, i32 3
169 %tmp153 = shufflevector <4 x float> %tmp152, <4 x float> %tmp152, <4 x i32>
170 %tmp154 = call <4 x float> @llvm.r600.tex(<4 x float> %tmp153, i32 0, i32 0, i32 0, i32 16, i32 0, i32 1, i32 1, i32 1, i32 1)
171 %tmp155 = extractelement <4 x float> %tmp154, i32 0
172 %tmp156 = extractelement <4 x float> %tmp154, i32 1
173 %tmp157 = extractelement <4 x float> %tmp154, i32 2
174 %tmp158 = extractelement <4 x float> %tmp154, i32 3
175 %tmp159 = fmul float %tmp26, 0x3F45A07B40000000
176 %tmp160 = fmul float %tmp27, 0x3F45A07B40000000
177 %tmp161 = fmul float %tmp28, 0x3F45A07B40000000
178 %tmp162 = insertelement <4 x float> undef, float %tmp159, i32 0
179 %tmp163 = insertelement <4 x float> %tmp162, float %tmp160, i32 1
180 %tmp164 = insertelement <4 x float> %tmp163, float %tmp161, i32 2
181 %tmp165 = insertelement <4 x float> %tmp164, float 0.000000e+00, i32 3
182 %tmp166 = extractelement <4 x float> %tmp165, i32 0
183 %tmp167 = extractelement <4 x float> %tmp165, i32 1
184 %tmp168 = extractelement <4 x float> %tmp165, i32 2
185 %tmp169 = extractelement <4 x float> %tmp165, i32 3
186 %tmp170 = insertelement <4 x float> undef, float %tmp166, i32 0
187 %tmp171 = insertelement <4 x float> %tmp170, float %tmp167, i32 1
188 %tmp172 = insertelement <4 x float> %tmp171, float %tmp168, i32 2
189 %tmp173 = insertelement <4 x float> %tmp172, float %tmp169, i32 3
190 %tmp174 = shufflevector <4 x float> %tmp173, <4 x float> %tmp173, <4 x i32>
191 %tmp175 = call <4 x float> @llvm.r600.tex(<4 x float> %tmp174, i32 0, i32 0, i32 0, i32 16, i32 0, i32 1, i32 1, i32 1, i32 1)
192 %tmp176 = extractelement <4 x float> %tmp175, i32 0
193 %tmp177 = extractelement <4 x float> %tmp175, i32 1
194 %tmp178 = extractelement <4 x float> %tmp175, i32 2
195 %tmp179 = extractelement <4 x float> %tmp175, i32 3
196 %tmp180 = fmul float %tmp178, 3.000000e+03
197 %tmp181 = fadd float %tmp180, %tmp28
198 %tmp182 = fdiv float 1.000000e+00, %tmp33
199 %tmp183 = fmul float %tmp32, %tmp182
200 %tmp184 = call float @fabs(float %tmp183)
201 %tmp185 = fmul float %tmp176, 0x3FD99999A0000000
202 %tmp186 = fadd float %tmp185, 0x3FAEB851E0000000
203 %tmp187 = fmul float %tmp177, 0x3FE3333340000000
204 %tmp188 = fadd float %tmp187, %tmp186
205 %tmp189 = fmul float %tmp178, 2.000000e+00
206 %tmp190 = fadd float %tmp189, %tmp188
207 %tmp191 = fmul float %tmp179, 4.000000e+00
208 %tmp192 = fadd float %tmp191, %tmp190
209 %tmp193 = fmul float %tmp155, 0x3FB99999A0000000
210 %tmp194 = fadd float %tmp193, %tmp192
211 %tmp195 = fmul float %tmp156, 0x3FD99999A0000000
212 %tmp196 = fadd float %tmp195, %tmp194
213 %tmp197 = fmul float %tmp157, 0x3FE99999A0000000
214 %tmp198 = fadd float %tmp197, %tmp196
215 %tmp199 = fmul float %tmp158, 0x4000CCCCC0000000
216 %tmp200 = fadd float %tmp199, %tmp198
217 %tmp201 = fmul float 0xBE5EFB4CC0000000, %tmp184
218 %tmp202 = fmul float %tmp201, %tmp184
219 %tmp203 = call float @llvm.exp2.f32(float %tmp202)
220 %one.sub.a.i = fsub float 1.000000e+00, %tmp203
220221 %one.sub.ac.i = fmul float %one.sub.a.i, 0x3FA99999A0000000
221 %mul.i = fmul float %198, 0x3FA99999A0000000
222 %mul.i = fmul float %tmp200, 0x3FA99999A0000000
222223 %result.i = fadd float %mul.i, %one.sub.ac.i
223 %202 = fadd float %result.i, 0x3FF4CCCCC0000000
224 %203 = fmul float %202, 0x3FE1C71C80000000
225 %204 = call float @llvm.AMDGPU.clamp.f32(float %203, float 0.000000e+00, float 1.000000e+00)
226 %205 = fadd float %result.i, 0x3FF4CCCCC0000000
227 %206 = fmul float %205, 0x3FE1C71C80000000
228 %207 = call float @llvm.AMDGPU.clamp.f32(float %206, float 0.000000e+00, float 1.000000e+00)
229 %208 = fadd float %result.i, 2.000000e+00
230 %209 = fmul float %208, 0x3FD611A7A0000000
231 %210 = call float @llvm.AMDGPU.clamp.f32(float %209, float 0.000000e+00, float 1.000000e+00)
232 %211 = fmul float 2.000000e+00, %204
233 %212 = fsub float -0.000000e+00, %211
234 %213 = fadd float 3.000000e+00, %212
235 %214 = fmul float %204, %213
236 %215 = fmul float %204, %214
237 %216 = fmul float 2.000000e+00, %207
238 %217 = fsub float -0.000000e+00, %216
239 %218 = fadd float 3.000000e+00, %217
240 %219 = fmul float %207, %218
241 %220 = fmul float %207, %219
242 %221 = fmul float 2.000000e+00, %210
243 %222 = fsub float -0.000000e+00, %221
244 %223 = fadd float 3.000000e+00, %222
245 %224 = fmul float %210, %223
246 %225 = fmul float %210, %224
247 %226 = fmul float %26, 0x3F368B5CC0000000
248 %227 = fmul float %27, 0x3F368B5CC0000000
249 %228 = insertelement <4 x float> undef, float %226, i32 0
250 %229 = insertelement <4 x float> %228, float %227, i32 1
251 %230 = insertelement <4 x float> %229, float 0.000000e+00, i32 2
252 %231 = insertelement <4 x float> %230, float 0.000000e+00, i32 3
253 %232 = extractelement <4 x float> %231, i32 0
254 %233 = extractelement <4 x float> %231, i32 1
255 %234 = insertelement <4 x float> undef, float %232, i32 0
256 %235 = insertelement <4 x float> %234, float %233, i32 1
257 %236 = insertelement <4 x float> %235, float undef, i32 2
258 %237 = insertelement <4 x float> %236, float undef, i32 3
259 %238 = call <4 x float> @llvm.AMDGPU.tex(<4 x float> %237, i32 17, i32 1, i32 2)
260 %239 = extractelement <4 x float> %238, i32 0
261 %240 = insertelement <4 x float> undef, float %239, i32 0
262 %241 = insertelement <4 x float> %240, float %227, i32 1
263 %242 = insertelement <4 x float> %241, float 0.000000e+00, i32 2
264 %243 = insertelement <4 x float> %242, float 0.000000e+00, i32 3
265 %244 = extractelement <4 x float> %243, i32 0
266 %245 = insertelement <4 x float> undef, float %244, i32 0
267 %246 = insertelement <4 x float> %245, float undef, i32 1
268 %247 = insertelement <4 x float> %246, float undef, i32 2
269 %248 = insertelement <4 x float> %247, float undef, i32 3
270 %249 = call <4 x float> @llvm.AMDGPU.tex(<4 x float> %248, i32 18, i32 2, i32 1)
271 %250 = extractelement <4 x float> %249, i32 0
272 %251 = extractelement <4 x float> %249, i32 1
273 %252 = extractelement <4 x float> %249, i32 2
274 %253 = extractelement <4 x float> %249, i32 3
275 %254 = fmul float %250, %215
276 %255 = fmul float %251, %220
277 %256 = fmul float %252, %225
278 %257 = fmul float %253, 0.000000e+00
279 %258 = fadd float %result.i, 0x3FF4CCCCC0000000
280 %259 = fmul float %258, 0x3FE1C71C80000000
281 %260 = call float @llvm.AMDGPU.clamp.f32(float %259, float 0.000000e+00, float 1.000000e+00)
282 %261 = fadd float %result.i, 0x3FF4CCCCC0000000
283 %262 = fmul float %261, 0x3FE1C71C80000000
284 %263 = call float @llvm.AMDGPU.clamp.f32(float %262, float 0.000000e+00, float 1.000000e+00)
285 %264 = fadd float %result.i, 2.000000e+00
286 %265 = fmul float %264, 0x3FD611A7A0000000
287 %266 = call float @llvm.AMDGPU.clamp.f32(float %265, float 0.000000e+00, float 1.000000e+00)
288 %267 = fmul float 2.000000e+00, %260
289 %268 = fsub float -0.000000e+00, %267
290 %269 = fadd float 3.000000e+00, %268
291 %270 = fmul float %260, %269
292 %271 = fmul float %260, %270
293 %272 = fmul float 2.000000e+00, %263
294 %273 = fsub float -0.000000e+00, %272
295 %274 = fadd float 3.000000e+00, %273
296 %275 = fmul float %263, %274
297 %276 = fmul float %263, %275
298 %277 = fmul float 2.000000e+00, %266
299 %278 = fsub float -0.000000e+00, %277
300 %279 = fadd float 3.000000e+00, %278
301 %280 = fmul float %266, %279
302 %281 = fmul float %266, %280
303 %282 = fmul float %26, 0x3F22DFD6A0000000
304 %283 = fmul float %27, 0x3F22DFD6A0000000
305 %284 = insertelement <4 x float> undef, float %282, i32 0
306 %285 = insertelement <4 x float> %284, float %283, i32 1
307 %286 = insertelement <4 x float> %285, float 0.000000e+00, i32 2
308 %287 = insertelement <4 x float> %286, float 0.000000e+00, i32 3
309 %288 = extractelement <4 x float> %287, i32 0
310 %289 = extractelement <4 x float> %287, i32 1
311 %290 = insertelement <4 x float> undef, float %288, i32 0
312 %291 = insertelement <4 x float> %290, float %289, i32 1
313 %292 = insertelement <4 x float> %291, float undef, i32 2
314 %293 = insertelement <4 x float> %292, float undef, i32 3
315 %294 = call <4 x float> @llvm.AMDGPU.tex(<4 x float> %293, i32 19, i32 3, i32 2)
316 %295 = extractelement <4 x float> %294, i32 0
317 %296 = extractelement <4 x float> %294, i32 1
318 %297 = extractelement <4 x float> %294, i32 2
319 %298 = extractelement <4 x float> %294, i32 3
320 %299 = fmul float %295, %271
321 %300 = fmul float %296, %276
322 %301 = fmul float %297, %281
323 %302 = fmul float %298, 0.000000e+00
324 %303 = fmul float %temp68.1, %37
325 %304 = fmul float %temp68.1, %38
326 %305 = fmul float %temp68.1, %39
327 %306 = fmul float %temp69.0, %40
328 %307 = fadd float %306, %303
329 %308 = fmul float %temp69.0, %41
330 %309 = fadd float %308, %304
331 %310 = fmul float %temp69.0, %42
332 %311 = fadd float %310, %305
333 %312 = fmul float %temp70.0, %34
334 %313 = fadd float %312, %307
335 %314 = fmul float %temp70.0, %35
336 %315 = fadd float %314, %309
337 %316 = fmul float %temp70.0, %36
338 %317 = fadd float %316, %311
339 %318 = insertelement <4 x float> undef, float %313, i32 0
340 %319 = insertelement <4 x float> %318, float %315, i32 1
341 %320 = insertelement <4 x float> %319, float %317, i32 2
342 %321 = insertelement <4 x float> %320, float 0.000000e+00, i32 3
343 %322 = insertelement <4 x float> undef, float %313, i32 0
344 %323 = insertelement <4 x float> %322, float %315, i32 1
345 %324 = insertelement <4 x float> %323, float %317, i32 2
346 %325 = insertelement <4 x float> %324, float 0.000000e+00, i32 3
347 %326 = call float @llvm.AMDGPU.dp4(<4 x float> %321, <4 x float> %325)
348 %327 = call float @llvm.AMDGPU.rsq.clamped.f32(float %326)
349 %328 = fmul float %313, %327
350 %329 = fmul float %315, %327
351 %330 = fmul float %317, %327
352 %331 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 6)
353 %332 = extractelement <4 x float> %331, i32 0
354 %333 = fsub float -0.000000e+00, %332
355 %334 = fadd float 1.000000e+00, %333
356 %335 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 7)
357 %336 = extractelement <4 x float> %335, i32 0
358 %337 = fsub float -0.000000e+00, %336
359 %338 = fadd float 1.000000e+00, %337
360 %339 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 8)
361 %340 = extractelement <4 x float> %339, i32 0
362 %341 = fsub float -0.000000e+00, %340
363 %342 = fadd float 1.000000e+00, %341
364 %343 = fsub float -0.000000e+00, %334
365 %344 = fadd float %result.i, %343
366 %345 = fsub float -0.000000e+00, %338
367 %346 = fadd float %result.i, %345
368 %347 = fadd float %346, 0xBFE3333340000000
369 %348 = fsub float -0.000000e+00, %result.i
370 %349 = fsub float -0.000000e+00, %342
371 %350 = fadd float %348, %349
372 %351 = insertelement <4 x float> undef, float %43, i32 0
373 %352 = insertelement <4 x float> %351, float %44, i32 1
374 %353 = insertelement <4 x float> %352, float %45, i32 2
375 %354 = insertelement <4 x float> %353, float 0.000000e+00, i32 3
376 %355 = insertelement <4 x float> undef, float %43, i32 0
377 %356 = insertelement <4 x float> %355, float %44, i32 1
378 %357 = insertelement <4 x float> %356, float %45, i32 2
379 %358 = insertelement <4 x float> %357, float 0.000000e+00, i32 3
380 %359 = call float @llvm.AMDGPU.dp4(<4 x float> %354, <4 x float> %358)
381 %360 = call float @llvm.AMDGPU.rsq.clamped.f32(float %359)
382 %361 = fmul float %45, %360
383 %362 = call float @fabs(float %361)
384 %363 = fmul float %176, 0x3FECCCCCC0000000
385 %364 = fadd float %363, %362
386 %365 = fadd float %364, 0xBFEFAE1480000000
387 %366 = fmul float %365, 0xC023FFFFC0000000
388 %367 = call float @llvm.AMDGPU.clamp.f32(float %366, float 0.000000e+00, float 1.000000e+00)
389 %368 = fsub float -0.000000e+00, %334
390 %369 = fadd float %result.i, %368
391 %370 = fadd float %369, 0x3FBEB851E0000000
392 %371 = fsub float -0.000000e+00, %338
393 %372 = fadd float %result.i, %371
394 %373 = fadd float %372, 0xBFE0A3D700000000
395 %374 = fsub float -0.000000e+00, %result.i
396 %375 = fsub float -0.000000e+00, %342
397 %376 = fadd float %374, %375
398 %377 = insertelement <4 x float> undef, float %43, i32 0
399 %378 = insertelement <4 x float> %377, float %44, i32 1
400 %379 = insertelement <4 x float> %378, float %45, i32 2
401 %380 = insertelement <4 x float> %379, float 0.000000e+00, i32 3
402 %381 = insertelement <4 x float> undef, float %43, i32 0
403 %382 = insertelement <4 x float> %381, float %44, i32 1
404 %383 = insertelement <4 x float> %382, float %45, i32 2
405 %384 = insertelement <4 x float> %383, float 0.000000e+00, i32 3
406 %385 = call float @llvm.AMDGPU.dp4(<4 x float> %380, <4 x float> %384)
407 %386 = call float @llvm.AMDGPU.rsq.clamped.f32(float %385)
408 %387 = fmul float %45, %386
409 %388 = call float @fabs(float %387)
410 %389 = fmul float %176, 0x3FF51EB860000000
411 %390 = fadd float %389, %388
412 %391 = fadd float %390, 0xBFEFAE1480000000
413 %392 = fmul float %391, 0xC0490001A0000000
414 %393 = call float @llvm.AMDGPU.clamp.f32(float %392, float 0.000000e+00, float 1.000000e+00)
415 %394 = fmul float 2.000000e+00, %367
416 %395 = fsub float -0.000000e+00, %394
417 %396 = fadd float 3.000000e+00, %395
418 %397 = fmul float %367, %396
419 %398 = fmul float %367, %397
420 %one.sub.a.i169 = fsub float 1.000000e+00, %398
421 %one.sub.ac.i170 = fmul float %one.sub.a.i169, %344
422 %mul.i171 = fmul float %254, %344
224 %tmp204 = fadd float %result.i, 0x3FF4CCCCC0000000
225 %tmp205 = fmul float %tmp204, 0x3FE1C71C80000000
226 %tmp206 = call float @llvm.AMDGPU.clamp.f32(float %tmp205, float 0.000000e+00, float 1.000000e+00)
227 %tmp207 = fadd float %result.i, 0x3FF4CCCCC0000000
228 %tmp208 = fmul float %tmp207, 0x3FE1C71C80000000
229 %tmp209 = call float @llvm.AMDGPU.clamp.f32(float %tmp208, float 0.000000e+00, float 1.000000e+00)
230 %tmp210 = fadd float %result.i, 2.000000e+00
231 %tmp211 = fmul float %tmp210, 0x3FD611A7A0000000
232 %tmp212 = call float @llvm.AMDGPU.clamp.f32(float %tmp211, float 0.000000e+00, float 1.000000e+00)
233 %tmp213 = fmul float 2.000000e+00, %tmp206
234 %tmp214 = fsub float -0.000000e+00, %tmp213
235 %tmp215 = fadd float 3.000000e+00, %tmp214
236 %tmp216 = fmul float %tmp206, %tmp215
237 %tmp217 = fmul float %tmp206, %tmp216
238 %tmp218 = fmul float 2.000000e+00, %tmp209
239 %tmp219 = fsub float -0.000000e+00, %tmp218
240 %tmp220 = fadd float 3.000000e+00, %tmp219
241 %tmp221 = fmul float %tmp209, %tmp220
242 %tmp222 = fmul float %tmp209, %tmp221
243 %tmp223 = fmul float 2.000000e+00, %tmp212
244 %tmp224 = fsub float -0.000000e+00, %tmp223
245 %tmp225 = fadd float 3.000000e+00, %tmp224
246 %tmp226 = fmul float %tmp212, %tmp225
247 %tmp227 = fmul float %tmp212, %tmp226
248 %tmp228 = fmul float %tmp26, 0x3F368B5CC0000000
249 %tmp229 = fmul float %tmp27, 0x3F368B5CC0000000
250 %tmp230 = insertelement <4 x float> undef, float %tmp228, i32 0
251 %tmp231 = insertelement <4 x float> %tmp230, float %tmp229, i32 1
252 %tmp232 = insertelement <4 x float> %tmp231, float 0.000000e+00, i32 2
253 %tmp233 = insertelement <4 x float> %tmp232, float 0.000000e+00, i32 3
254 %tmp234 = extractelement <4 x float> %tmp233, i32 0
255 %tmp235 = extractelement <4 x float> %tmp233, i32 1
256 %tmp236 = insertelement <4 x float> undef, float %tmp234, i32 0
257 %tmp237 = insertelement <4 x float> %tmp236, float %tmp235, i32 1
258 %tmp238 = insertelement <4 x float> %tmp237, float undef, i32 2
259 %tmp239 = insertelement <4 x float> %tmp238, float undef, i32 3
260 %tmp240 = shufflevector <4 x float> %tmp239, <4 x float> %tmp239, <4 x i32>
261 %tmp241 = call <4 x float> @llvm.r600.tex(<4 x float> %tmp240, i32 0, i32 0, i32 0, i32 17, i32 1, i32 1, i32 1, i32 1, i32 1)
262 %tmp242 = extractelement <4 x float> %tmp241, i32 0
263 %tmp243 = insertelement <4 x float> undef, float %tmp242, i32 0
264 %tmp244 = insertelement <4 x float> %tmp243, float %tmp229, i32 1
265 %tmp245 = insertelement <4 x float> %tmp244, float 0.000000e+00, i32 2
266 %tmp246 = insertelement <4 x float> %tmp245, float 0.000000e+00, i32 3
267 %tmp247 = extractelement <4 x float> %tmp246, i32 0
268 %tmp248 = insertelement <4 x float> undef, float %tmp247, i32 0
269 %tmp249 = insertelement <4 x float> %tmp248, float undef, i32 1
270 %tmp250 = insertelement <4 x float> %tmp249, float undef, i32 2
271 %tmp251 = insertelement <4 x float> %tmp250, float undef, i32 3
272 %tmp252 = shufflevector <4 x float> %tmp251, <4 x float> %tmp251, <4 x i32>
273 %tmp253 = call <4 x float> @llvm.r600.tex(<4 x float> %tmp252, i32 0, i32 0, i32 0, i32 18, i32 2, i32 1, i32 1, i32 1, i32 1)
274 %tmp254 = extractelement <4 x float> %tmp253, i32 0
275 %tmp255 = extractelement <4 x float> %tmp253, i32 1
276 %tmp256 = extractelement <4 x float> %tmp253, i32 2
277 %tmp257 = extractelement <4 x float> %tmp253, i32 3
278 %tmp258 = fmul float %tmp254, %tmp217
279 %tmp259 = fmul float %tmp255, %tmp222
280 %tmp260 = fmul float %tmp256, %tmp227
281 %tmp261 = fmul float %tmp257, 0.000000e+00
282 %tmp262 = fadd float %result.i, 0x3FF4CCCCC0000000
283 %tmp263 = fmul float %tmp262, 0x3FE1C71C80000000
284 %tmp264 = call float @llvm.AMDGPU.clamp.f32(float %tmp263, float 0.000000e+00, float 1.000000e+00)
285 %tmp265 = fadd float %result.i, 0x3FF4CCCCC0000000
286 %tmp266 = fmul float %tmp265, 0x3FE1C71C80000000
287 %tmp267 = call float @llvm.AMDGPU.clamp.f32(float %tmp266, float 0.000000e+00, float 1.000000e+00)
288 %tmp268 = fadd float %result.i, 2.000000e+00
289 %tmp269 = fmul float %tmp268, 0x3FD611A7A0000000
290 %tmp270 = call float @llvm.AMDGPU.clamp.f32(float %tmp269, float 0.000000e+00, float 1.000000e+00)
291 %tmp271 = fmul float 2.000000e+00, %tmp264
292 %tmp272 = fsub float -0.000000e+00, %tmp271
293 %tmp273 = fadd float 3.000000e+00, %tmp272
294 %tmp274 = fmul float %tmp264, %tmp273
295 %tmp275 = fmul float %tmp264, %tmp274
296 %tmp276 = fmul float 2.000000e+00, %tmp267
297 %tmp277 = fsub float -0.000000e+00, %tmp276
298 %tmp278 = fadd float 3.000000e+00, %tmp277
299 %tmp279 = fmul float %tmp267, %tmp278
300 %tmp280 = fmul float %tmp267, %tmp279
301 %tmp281 = fmul float 2.000000e+00, %tmp270
302 %tmp282 = fsub float -0.000000e+00, %tmp281
303 %tmp283 = fadd float 3.000000e+00, %tmp282
304 %tmp284 = fmul float %tmp270, %tmp283
305 %tmp285 = fmul float %tmp270, %tmp284
306 %tmp286 = fmul float %tmp26, 0x3F22DFD6A0000000
307 %tmp287 = fmul float %tmp27, 0x3F22DFD6A0000000
308 %tmp288 = insertelement <4 x float> undef, float %tmp286, i32 0
309 %tmp289 = insertelement <4 x float> %tmp288, float %tmp287, i32 1
310 %tmp290 = insertelement <4 x float> %tmp289, float 0.000000e+00, i32 2
311 %tmp291 = insertelement <4 x float> %tmp290, float 0.000000e+00, i32 3
312 %tmp292 = extractelement <4 x float> %tmp291, i32 0
313 %tmp293 = extractelement <4 x float> %tmp291, i32 1
314 %tmp294 = insertelement <4 x float> undef, float %tmp292, i32 0
315 %tmp295 = insertelement <4 x float> %tmp294, float %tmp293, i32 1
316 %tmp296 = insertelement <4 x float> %tmp295, float undef, i32 2
317 %tmp297 = insertelement <4 x float> %tmp296, float undef, i32 3
318 %tmp298 = shufflevector <4 x float> %tmp297, <4 x float> %tmp297, <4 x i32>
319 %tmp299 = call <4 x float> @llvm.r600.tex(<4 x float> %tmp298, i32 0, i32 0, i32 0, i32 19, i32 3, i32 1, i32 1, i32 1, i32 1)
320 %tmp300 = extractelement <4 x float> %tmp299, i32 0
321 %tmp301 = extractelement <4 x float> %tmp299, i32 1
322 %tmp302 = extractelement <4 x float> %tmp299, i32 2
323 %tmp303 = extractelement <4 x float> %tmp299, i32 3
324 %tmp304 = fmul float %tmp300, %tmp275
325 %tmp305 = fmul float %tmp301, %tmp280
326 %tmp306 = fmul float %tmp302, %tmp285
327 %tmp307 = fmul float %tmp303, 0.000000e+00
328 %tmp308 = fmul float %temp68.1, %tmp37
329 %tmp309 = fmul float %temp68.1, %tmp38
330 %tmp310 = fmul float %temp68.1, %tmp39
331 %tmp311 = fmul float %temp69.0, %tmp40
332 %tmp312 = fadd float %tmp311, %tmp308
333 %tmp313 = fmul float %temp69.0, %tmp41
334 %tmp314 = fadd float %tmp313, %tmp309
335 %tmp315 = fmul float %temp69.0, %tmp42
336 %tmp316 = fadd float %tmp315, %tmp310
337 %tmp317 = fmul float %temp70.0, %tmp34
338 %tmp318 = fadd float %tmp317, %tmp312
339 %tmp319 = fmul float %temp70.0, %tmp35
340 %tmp320 = fadd float %tmp319, %tmp314
341 %tmp321 = fmul float %temp70.0, %tmp36
342 %tmp322 = fadd float %tmp321, %tmp316
343 %tmp323 = insertelement <4 x float> undef, float %tmp318, i32 0
344 %tmp324 = insertelement <4 x float> %tmp323, float %tmp320, i32 1
345 %tmp325 = insertelement <4 x float> %tmp324, float %tmp322, i32 2
346 %tmp326 = insertelement <4 x float> %tmp325, float 0.000000e+00, i32 3
347 %tmp327 = insertelement <4 x float> undef, float %tmp318, i32 0
348 %tmp328 = insertelement <4 x float> %tmp327, float %tmp320, i32 1
349 %tmp329 = insertelement <4 x float> %tmp328, float %tmp322, i32 2
350 %tmp330 = insertelement <4 x float> %tmp329, float 0.000000e+00, i32 3
351 %tmp331 = call float @llvm.r600.dot4(<4 x float> %tmp326, <4 x float> %tmp330)
352 %tmp332 = call float @llvm.AMDGPU.rsq.clamped.f32(float %tmp331)
353 %tmp333 = fmul float %tmp318, %tmp332
354 %tmp334 = fmul float %tmp320, %tmp332
355 %tmp335 = fmul float %tmp322, %tmp332
356 %tmp336 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 6)
357 %tmp337 = extractelement <4 x float> %tmp336, i32 0
358 %tmp338 = fsub float -0.000000e+00, %tmp337
359 %tmp339 = fadd float 1.000000e+00, %tmp338
360 %tmp340 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 7)
361 %tmp341 = extractelement <4 x float> %tmp340, i32 0
362 %tmp342 = fsub float -0.000000e+00, %tmp341
363 %tmp343 = fadd float 1.000000e+00, %tmp342
364 %tmp344 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 8)
365 %tmp345 = extractelement <4 x float> %tmp344, i32 0
366 %tmp346 = fsub float -0.000000e+00, %tmp345
367 %tmp347 = fadd float 1.000000e+00, %tmp346
368 %tmp348 = fsub float -0.000000e+00, %tmp339
369 %tmp349 = fadd float %result.i, %tmp348
370 %tmp350 = fsub float -0.000000e+00, %tmp343
371 %tmp351 = fadd float %result.i, %tmp350
372 %tmp352 = fadd float %tmp351, 0xBFE3333340000000
373 %tmp353 = fsub float -0.000000e+00, %result.i
374 %tmp354 = fsub float -0.000000e+00, %tmp347
375 %tmp355 = fadd float %tmp353, %tmp354
376 %tmp356 = insertelement <4 x float> undef, float %tmp43, i32 0
377 %tmp357 = insertelement <4 x float> %tmp356, float %tmp44, i32 1
378 %tmp358 = insertelement <4 x float> %tmp357, float %tmp45, i32 2
379 %tmp359 = insertelement <4 x float> %tmp358, float 0.000000e+00, i32 3
380 %tmp360 = insertelement <4 x float> undef, float %tmp43, i32 0
381 %tmp361 = insertelement <4 x float> %tmp360, float %tmp44, i32 1
382 %tmp362 = insertelement <4 x float> %tmp361, float %tmp45, i32 2
383 %tmp363 = insertelement <4 x float> %tmp362, float 0.000000e+00, i32 3
384 %tmp364 = call float @llvm.r600.dot4(<4 x float> %tmp359, <4 x float> %tmp363)
385 %tmp365 = call float @llvm.AMDGPU.rsq.clamped.f32(float %tmp364)
386 %tmp366 = fmul float %tmp45, %tmp365
387 %tmp367 = call float @fabs(float %tmp366)
388 %tmp368 = fmul float %tmp178, 0x3FECCCCCC0000000
389 %tmp369 = fadd float %tmp368, %tmp367
390 %tmp370 = fadd float %tmp369, 0xBFEFAE1480000000
391 %tmp371 = fmul float %tmp370, 0xC023FFFFC0000000
392 %tmp372 = call float @llvm.AMDGPU.clamp.f32(float %tmp371, float 0.000000e+00, float 1.000000e+00)
393 %tmp373 = fsub float -0.000000e+00, %tmp339
394 %tmp374 = fadd float %result.i, %tmp373
395 %tmp375 = fadd float %tmp374, 0x3FBEB851E0000000
396 %tmp376 = fsub float -0.000000e+00, %tmp343
397 %tmp377 = fadd float %result.i, %tmp376
398 %tmp378 = fadd float %tmp377, 0xBFE0A3D700000000
399 %tmp379 = fsub float -0.000000e+00, %result.i
400 %tmp380 = fsub float -0.000000e+00, %tmp347
401 %tmp381 = fadd float %tmp379, %tmp380
402 %tmp382 = insertelement <4 x float> undef, float %tmp43, i32 0
403 %tmp383 = insertelement <4 x float> %tmp382, float %tmp44, i32 1
404 %tmp384 = insertelement <4 x float> %tmp383, float %tmp45, i32 2
405 %tmp385 = insertelement <4 x float> %tmp384, float 0.000000e+00, i32 3
406 %tmp386 = insertelement <4 x float> undef, float %tmp43, i32 0
407 %tmp387 = insertelement <4 x float> %tmp386, float %tmp44, i32 1
408 %tmp388 = insertelement <4 x float> %tmp387, float %tmp45, i32 2
409 %tmp389 = insertelement <4 x float> %tmp388, float 0.000000e+00, i32 3
410 %tmp390 = call float @llvm.r600.dot4(<4 x float> %tmp385, <4 x float> %tmp389)
411 %tmp391 = call float @llvm.AMDGPU.rsq.clamped.f32(float %tmp390)
412 %tmp392 = fmul float %tmp45, %tmp391
413 %tmp393 = call float @fabs(float %tmp392)
414 %tmp394 = fmul float %tmp178, 0x3FF51EB860000000
415 %tmp395 = fadd float %tmp394, %tmp393
416 %tmp396 = fadd float %tmp395, 0xBFEFAE1480000000
417 %tmp397 = fmul float %tmp396, 0xC0490001A0000000
418 %tmp398 = call float @llvm.AMDGPU.clamp.f32(float %tmp397, float 0.000000e+00, float 1.000000e+00)
419 %tmp399 = fmul float 2.000000e+00, %tmp372
420 %tmp400 = fsub float -0.000000e+00, %tmp399
421 %tmp401 = fadd float 3.000000e+00, %tmp400
422 %tmp402 = fmul float %tmp372, %tmp401
423 %tmp403 = fmul float %tmp372, %tmp402
424 %one.sub.a.i169 = fsub float 1.000000e+00, %tmp403
425 %one.sub.ac.i170 = fmul float %one.sub.a.i169, %tmp349
426 %mul.i171 = fmul float %tmp258, %tmp349
423427 %result.i172 = fadd float %mul.i171, %one.sub.ac.i170
424 %one.sub.a.i165 = fsub float 1.000000e+00, %398
425 %one.sub.ac.i166 = fmul float %one.sub.a.i165, %347
426 %mul.i167 = fmul float %255, %347
428 %one.sub.a.i165 = fsub float 1.000000e+00, %tmp403
429 %one.sub.ac.i166 = fmul float %one.sub.a.i165, %tmp352
430 %mul.i167 = fmul float %tmp259, %tmp352
427431 %result.i168 = fadd float %mul.i167, %one.sub.ac.i166
428 %one.sub.a.i161 = fsub float 1.000000e+00, %398
429 %one.sub.ac.i162 = fmul float %one.sub.a.i161, %350
430 %mul.i163 = fmul float %256, %350
432 %one.sub.a.i161 = fsub float 1.000000e+00, %tmp403
433 %one.sub.ac.i162 = fmul float %one.sub.a.i161, %tmp355
434 %mul.i163 = fmul float %tmp260, %tmp355
431435 %result.i164 = fadd float %mul.i163, %one.sub.ac.i162
432 %one.sub.a.i157 = fsub float 1.000000e+00, %398
436 %one.sub.a.i157 = fsub float 1.000000e+00, %tmp403
433437 %one.sub.ac.i158 = fmul float %one.sub.a.i157, 0.000000e+00
434 %mul.i159 = fmul float %257, 0.000000e+00
438 %mul.i159 = fmul float %tmp261, 0.000000e+00
435439 %result.i160 = fadd float %mul.i159, %one.sub.ac.i158
436 %399 = fmul float 2.000000e+00, %393
437 %400 = fsub float -0.000000e+00, %399
438 %401 = fadd float 3.000000e+00, %400
439 %402 = fmul float %393, %401
440 %403 = fmul float %393, %402
441 %one.sub.a.i153 = fsub float 1.000000e+00, %403
442 %one.sub.ac.i154 = fmul float %one.sub.a.i153, %370
443 %mul.i155 = fmul float %254, %370
440 %tmp404 = fmul float 2.000000e+00, %tmp398
441 %tmp405 = fsub float -0.000000e+00, %tmp404
442 %tmp406 = fadd float 3.000000e+00, %tmp405
443 %tmp407 = fmul float %tmp398, %tmp406
444 %tmp408 = fmul float %tmp398, %tmp407
445 %one.sub.a.i153 = fsub float 1.000000e+00, %tmp408
446 %one.sub.ac.i154 = fmul float %one.sub.a.i153, %tmp375
447 %mul.i155 = fmul float %tmp258, %tmp375
444448 %result.i156 = fadd float %mul.i155, %one.sub.ac.i154
445 %one.sub.a.i149 = fsub float 1.000000e+00, %403
446 %one.sub.ac.i150 = fmul float %one.sub.a.i149, %373
447 %mul.i151 = fmul float %255, %373
449 %one.sub.a.i149 = fsub float 1.000000e+00, %tmp408
450 %one.sub.ac.i150 = fmul float %one.sub.a.i149, %tmp378
451 %mul.i151 = fmul float %tmp259, %tmp378
448452 %result.i152 = fadd float %mul.i151, %one.sub.ac.i150
449 %one.sub.a.i145 = fsub float 1.000000e+00, %403
450 %one.sub.ac.i146 = fmul float %one.sub.a.i145, %376
451 %mul.i147 = fmul float %256, %376
453 %one.sub.a.i145 = fsub float 1.000000e+00, %tmp408
454 %one.sub.ac.i146 = fmul float %one.sub.a.i145, %tmp381
455 %mul.i147 = fmul float %tmp260, %tmp381
452456 %result.i148 = fadd float %mul.i147, %one.sub.ac.i146
453 %one.sub.a.i141 = fsub float 1.000000e+00, %403
457 %one.sub.a.i141 = fsub float 1.000000e+00, %tmp408
454458 %one.sub.ac.i142 = fmul float %one.sub.a.i141, 0x3FD3333340000000
455 %mul.i143 = fmul float %257, 0x3FD3333340000000
459 %mul.i143 = fmul float %tmp261, 0x3FD3333340000000
456460 %result.i144 = fadd float %mul.i143, %one.sub.ac.i142
457 %404 = fcmp oge float 2.200000e+03, %179
458 %405 = sext i1 %404 to i32
459 %406 = bitcast i32 %405 to float
460 %407 = bitcast float %406 to i32
461 %408 = icmp ne i32 %407, 0
462 br i1 %408, label %IF161, label %ENDIF160
461 %tmp409 = fcmp oge float 2.200000e+03, %tmp181
462 %tmp410 = sext i1 %tmp409 to i32
463 %tmp411 = bitcast i32 %tmp410 to float
464 %tmp412 = bitcast float %tmp411 to i32
465 %tmp413 = icmp ne i32 %tmp412, 0
466 br i1 %tmp413, label %IF161, label %ENDIF160
463467
464468 LOOP: ; preds = %ENDIF139, %IF137
465 %temp88.0 = phi float [ 0.000000e+00, %IF137 ], [ %437, %ENDIF139 ]
469 %temp88.0 = phi float [ 0.000000e+00, %IF137 ], [ %tmp443, %ENDIF139 ]
466470 %temp92.0 = phi float [ 1.000000e+00, %IF137 ], [ %.temp92.0, %ENDIF139 ]
467 %temp96.0 = phi float [ 0.000000e+00, %IF137 ], [ %468, %ENDIF139 ]
468 %409 = bitcast float %temp96.0 to i32
469 %410 = icmp sge i32 %409, %137
470 %411 = sext i1 %410 to i32
471 %412 = bitcast i32 %411 to float
472 %413 = bitcast float %412 to i32
473 %414 = icmp ne i32 %413, 0
474 br i1 %414, label %IF140, label %ENDIF139
471 %temp96.0 = phi float [ 0.000000e+00, %IF137 ], [ %tmp475, %ENDIF139 ]
472 %tmp414 = bitcast float %temp96.0 to i32
473 %tmp415 = icmp sge i32 %tmp414, %tmp137
474 %tmp416 = sext i1 %tmp415 to i32
475 %tmp417 = bitcast i32 %tmp416 to float
476 %tmp418 = bitcast float %tmp417 to i32
477 %tmp419 = icmp ne i32 %tmp418, 0
478 br i1 %tmp419, label %IF140, label %ENDIF139
475479
476480 IF140: ; preds = %LOOP
477 %415 = fmul float %133, 5.000000e-01
478 %416 = fmul float %129, %temp92.0
479 %417 = fadd float %416, %22
480 %418 = fmul float %130, %temp92.0
481 %419 = fadd float %418, %23
482 %420 = insertelement <4 x float> undef, float %417, i32 0
483 %421 = insertelement <4 x float> %420, float %419, i32 1
484 %422 = insertelement <4 x float> %421, float 0.000000e+00, i32 2
485 %423 = insertelement <4 x float> %422, float 0.000000e+00, i32 3
486 %424 = extractelement <4 x float> %423, i32 0
487 %425 = extractelement <4 x float> %423, i32 1
488 %426 = insertelement <4 x float> undef, float %424, i32 0
489 %427 = insertelement <4 x float> %426, float %425, i32 1
490 %428 = insertelement <4 x float> %427, float undef, i32 2
491 %429 = insertelement <4 x float> %428, float undef, i32 3
492 %430 = call <4 x float> @llvm.AMDGPU.tex(<4 x float> %429, i32 20, i32 4, i32 2)
493 %431 = extractelement <4 x float> %430, i32 3
494 %432 = fcmp oge float %temp92.0, %431
495 %433 = sext i1 %432 to i32
496 %434 = bitcast i32 %433 to float
497 %435 = bitcast float %434 to i32
498 %436 = icmp ne i32 %435, 0
499 br i1 %436, label %IF146, label %ENDIF145
481 %tmp420 = fmul float %tmp133, 5.000000e-01
482 %tmp421 = fmul float %tmp129, %temp92.0
483 %tmp422 = fadd float %tmp421, %tmp22
484 %tmp423 = fmul float %tmp130, %temp92.0
485 %tmp424 = fadd float %tmp423, %tmp23
486 %tmp425 = insertelement <4 x float> undef, float %tmp422, i32 0
487 %tmp426 = insertelement <4 x float> %tmp425, float %tmp424, i32 1
488 %tmp427 = insertelement <4 x float> %tmp426, float 0.000000e+00, i32 2
489 %tmp428 = insertelement <4 x float> %tmp427, float 0.000000e+00, i32 3
490 %tmp429 = extractelement <4 x float> %tmp428, i32 0
491 %tmp430 = extractelement <4 x float> %tmp428, i32 1
492 %tmp431 = insertelement <4 x float> undef, float %tmp429, i32 0
493 %tmp432 = insertelement <4 x float> %tmp431, float %tmp430, i32 1
494 %tmp433 = insertelement <4 x float> %tmp432, float undef, i32 2
495 %tmp434 = insertelement <4 x float> %tmp433, float undef, i32 3
496 %tmp435 = shufflevector <4 x float> %tmp434, <4 x float> %tmp434, <4 x i32>
497 %tmp436 = call <4 x float> @llvm.r600.tex(<4 x float> %tmp435, i32 0, i32 0, i32 0, i32 20, i32 4, i32 1, i32 1, i32 1, i32 1)
498 %tmp437 = extractelement <4 x float> %tmp436, i32 3
499 %tmp438 = fcmp oge float %temp92.0, %tmp437
500 %tmp439 = sext i1 %tmp438 to i32
501 %tmp440 = bitcast i32 %tmp439 to float
502 %tmp441 = bitcast float %tmp440 to i32
503 %tmp442 = icmp ne i32 %tmp441, 0
504 br i1 %tmp442, label %IF146, label %ENDIF145
500505
501506 ENDIF139: ; preds = %LOOP
502 %437 = fadd float %temp88.0, %133
503 %438 = fmul float %129, %437
504 %439 = fadd float %438, %22
505 %440 = fmul float %130, %437
506 %441 = fadd float %440, %23
507 %442 = insertelement <4 x float> undef, float %439, i32 0
508 %443 = insertelement <4 x float> %442, float %441, i32 1
509 %444 = insertelement <4 x float> %443, float 0.000000e+00, i32 2
510 %445 = insertelement <4 x float> %444, float 0.000000e+00, i32 3
511 %446 = extractelement <4 x float> %445, i32 0
512 %447 = extractelement <4 x float> %445, i32 1
513 %448 = insertelement <4 x float> undef, float %446, i32 0
514 %449 = insertelement <4 x float> %448, float %447, i32 1
515 %450 = insertelement <4 x float> %449, float undef, i32 2
516 %451 = insertelement <4 x float> %450, float undef, i32 3
517 %452 = call <4 x float> @llvm.AMDGPU.tex(<4 x float> %451, i32 20, i32 4, i32 2)
518 %453 = extractelement <4 x float> %452, i32 3
519 %454 = fcmp olt float 0x3FEFDF3B60000000, %temp92.0
520 %455 = sext i1 %454 to i32
521 %456 = bitcast i32 %455 to float
522 %457 = fcmp oge float %437, %453
523 %458 = sext i1 %457 to i32
524 %459 = bitcast i32 %458 to float
525 %460 = bitcast float %456 to i32
526 %461 = bitcast float %459 to i32
527 %462 = and i32 %460, %461
528 %463 = bitcast i32 %462 to float
529 %464 = bitcast float %463 to i32
530 %465 = icmp ne i32 %464, 0
531 %.temp92.0 = select i1 %465, float %437, float %temp92.0
532 %466 = bitcast float %temp96.0 to i32
533 %467 = add i32 %466, 1
534 %468 = bitcast i32 %467 to float
507 %tmp443 = fadd float %temp88.0, %tmp133
508 %tmp444 = fmul float %tmp129, %tmp443
509 %tmp445 = fadd float %tmp444, %tmp22
510 %tmp446 = fmul float %tmp130, %tmp443
511 %tmp447 = fadd float %tmp446, %tmp23
512 %tmp448 = insertelement <4 x float> undef, float %tmp445, i32 0
513 %tmp449 = insertelement <4 x float> %tmp448, float %tmp447, i32 1
514 %tmp450 = insertelement <4 x float> %tmp449, float 0.000000e+00, i32 2
515 %tmp451 = insertelement <4 x float> %tmp450, float 0.000000e+00, i32 3
516 %tmp452 = extractelement <4 x float> %tmp451, i32 0
517 %tmp453 = extractelement <4 x float> %tmp451, i32 1
518 %tmp454 = insertelement <4 x float> undef, float %tmp452, i32 0
519 %tmp455 = insertelement <4 x float> %tmp454, float %tmp453, i32 1
520 %tmp456 = insertelement <4 x float> %tmp455, float undef, i32 2
521 %tmp457 = insertelement <4 x float> %tmp456, float undef, i32 3
522 %tmp458 = shufflevector <4 x float> %tmp457, <4 x float> %tmp457, <4 x i32>
523 %tmp459 = call <4 x float> @llvm.r600.tex(<4 x float> %tmp458, i32 0, i32 0, i32 0, i32 20, i32 4, i32 1, i32 1, i32 1, i32 1)
524 %tmp460 = extractelement <4 x float> %tmp459, i32 3
525 %tmp461 = fcmp olt float 0x3FEFDF3B60000000, %temp92.0
526 %tmp462 = sext i1 %tmp461 to i32
527 %tmp463 = bitcast i32 %tmp462 to float
528 %tmp464 = fcmp oge float %tmp443, %tmp460
529 %tmp465 = sext i1 %tmp464 to i32
530 %tmp466 = bitcast i32 %tmp465 to float
531 %tmp467 = bitcast float %tmp463 to i32
532 %tmp468 = bitcast float %tmp466 to i32
533 %tmp469 = and i32 %tmp467, %tmp468
534 %tmp470 = bitcast i32 %tmp469 to float
535 %tmp471 = bitcast float %tmp470 to i32
536 %tmp472 = icmp ne i32 %tmp471, 0
537 %.temp92.0 = select i1 %tmp472, float %tmp443, float %temp92.0
538 %tmp473 = bitcast float %temp96.0 to i32
539 %tmp474 = add i32 %tmp473, 1
540 %tmp475 = bitcast i32 %tmp474 to float
535541 br label %LOOP
536542
537543 IF146: ; preds = %IF140
538 %469 = fmul float 2.000000e+00, %415
539 %470 = fsub float -0.000000e+00, %469
540 %471 = fadd float %temp92.0, %470
544 %tmp476 = fmul float 2.000000e+00, %tmp420
545 %tmp477 = fsub float -0.000000e+00, %tmp476
546 %tmp478 = fadd float %temp92.0, %tmp477
541547 br label %ENDIF145
542548
543549 ENDIF145: ; preds = %IF146, %IF140
544 %temp88.1 = phi float [ %471, %IF146 ], [ %temp92.0, %IF140 ]
545 %472 = fadd float %temp88.1, %415
546 %473 = fmul float %415, 5.000000e-01
547 %474 = fmul float %129, %472
548 %475 = fadd float %474, %22
549 %476 = fmul float %130, %472
550 %477 = fadd float %476, %23
551 %478 = insertelement <4 x float> undef, float %475, i32 0
552 %479 = insertelement <4 x float> %478, float %477, i32 1
553 %480 = insertelement <4 x float> %479, float 0.000000e+00, i32 2
554 %481 = insertelement <4 x float> %480, float %431, i32 3
555 %482 = extractelement <4 x float> %481, i32 0
556 %483 = extractelement <4 x float> %481, i32 1
557 %484 = insertelement <4 x float> undef, float %482, i32 0
558 %485 = insertelement <4 x float> %484, float %483, i32 1
559 %486 = insertelement <4 x float> %485, float undef, i32 2
560 %487 = insertelement <4 x float> %486, float undef, i32 3
561 %488 = call <4 x float> @llvm.AMDGPU.tex(<4 x float> %487, i32 20, i32 4, i32 2)
562 %489 = extractelement <4 x float> %488, i32 3
563 %490 = fcmp oge float %472, %489
564 %491 = sext i1 %490 to i32
565 %492 = bitcast i32 %491 to float
566 %493 = bitcast float %492 to i32
567 %494 = icmp ne i32 %493, 0
568 br i1 %494, label %IF149, label %ENDIF148
550 %temp88.1 = phi float [ %tmp478, %IF146 ], [ %temp92.0, %IF140 ]
551 %tmp479 = fadd float %temp88.1, %tmp420
552 %tmp480 = fmul float %tmp420, 5.000000e-01
553 %tmp481 = fmul float %tmp129, %tmp479
554 %tmp482 = fadd float %tmp481, %tmp22
555 %tmp483 = fmul float %tmp130, %tmp479
556 %tmp484 = fadd float %tmp483, %tmp23
557 %tmp485 = insertelement <4 x float> undef, float %tmp482, i32 0
558 %tmp486 = insertelement <4 x float> %tmp485, float %tmp484, i32 1
559 %tmp487 = insertelement <4 x float> %tmp486, float 0.000000e+00, i32 2
560 %tmp488 = insertelement <4 x float> %tmp487, float %tmp437, i32 3
561 %tmp489 = extractelement <4 x float> %tmp488, i32 0
562 %tmp490 = extractelement <4 x float> %tmp488, i32 1
563 %tmp491 = insertelement <4 x float> undef, float %tmp489, i32 0
564 %tmp492 = insertelement <4 x float> %tmp491, float %tmp490, i32 1
565 %tmp493 = insertelement <4 x float> %tmp492, float undef, i32 2
566 %tmp494 = insertelement <4 x float> %tmp493, float undef, i32 3
567 %tmp495 = shufflevector <4 x float> %tmp494, <4 x float> %tmp494, <4 x i32>
568 %tmp496 = call <4 x float> @llvm.r600.tex(<4 x float> %tmp495, i32 0, i32 0, i32 0, i32 20, i32 4, i32 1, i32 1, i32 1, i32 1)
569 %tmp497 = extractelement <4 x float> %tmp496, i32 3
570 %tmp498 = fcmp oge float %tmp479, %tmp497
571 %tmp499 = sext i1 %tmp498 to i32
572 %tmp500 = bitcast i32 %tmp499 to float
573 %tmp501 = bitcast float %tmp500 to i32
574 %tmp502 = icmp ne i32 %tmp501, 0
575 br i1 %tmp502, label %IF149, label %ENDIF148
569576
570577 IF149: ; preds = %ENDIF145
571 %495 = fmul float 2.000000e+00, %473
572 %496 = fsub float -0.000000e+00, %495
573 %497 = fadd float %472, %496
578 %tmp503 = fmul float 2.000000e+00, %tmp480
579 %tmp504 = fsub float -0.000000e+00, %tmp503
580 %tmp505 = fadd float %tmp479, %tmp504
574581 br label %ENDIF148
575582
576583 ENDIF148: ; preds = %IF149, %ENDIF145
577 %temp88.2 = phi float [ %497, %IF149 ], [ %472, %ENDIF145 ]
578 %temp92.2 = phi float [ %472, %IF149 ], [ %temp92.0, %ENDIF145 ]
579 %498 = fadd float %temp88.2, %473
580 %499 = fmul float %473, 5.000000e-01
581 %500 = fmul float %129, %498
582 %501 = fadd float %500, %22
583 %502 = fmul float %130, %498
584 %503 = fadd float %502, %23
585 %504 = insertelement <4 x float> undef, float %501, i32 0
586 %505 = insertelement <4 x float> %504, float %503, i32 1
587 %506 = insertelement <4 x float> %505, float 0.000000e+00, i32 2
588 %507 = insertelement <4 x float> %506, float %489, i32 3
589 %508 = extractelement <4 x float> %507, i32 0
590 %509 = extractelement <4 x float> %507, i32 1
591 %510 = insertelement <4 x float> undef, float %508, i32 0
592 %511 = insertelement <4 x float> %510, float %509, i32 1
593 %512 = insertelement <4 x float> %511, float undef, i32 2
594 %513 = insertelement <4 x float> %512, float undef, i32 3
595 %514 = call <4 x float> @llvm.AMDGPU.tex(<4 x float> %513, i32 20, i32 4, i32 2)
596 %515 = extractelement <4 x float> %514, i32 3
597 %516 = fcmp oge float %498, %515
598 %517 = sext i1 %516 to i32
599 %518 = bitcast i32 %517 to float
600 %519 = bitcast float %518 to i32
601 %520 = icmp ne i32 %519, 0
602 br i1 %520, label %IF152, label %ENDIF151
584 %temp88.2 = phi float [ %tmp505, %IF149 ], [ %tmp479, %ENDIF145 ]
585 %temp92.2 = phi float [ %tmp479, %IF149 ], [ %temp92.0, %ENDIF145 ]
586 %tmp506 = fadd float %temp88.2, %tmp480
587 %tmp507 = fmul float %tmp480, 5.000000e-01
588 %tmp508 = fmul float %tmp129, %tmp506
589 %tmp509 = fadd float %tmp508, %tmp22
590 %tmp510 = fmul float %tmp130, %tmp506
591 %tmp511 = fadd float %tmp510, %tmp23
592 %tmp512 = insertelement <4 x float> undef, float %tmp509, i32 0
593 %tmp513 = insertelement <4 x float> %tmp512, float %tmp511, i32 1
594 %tmp514 = insertelement <4 x float> %tmp513, float 0.000000e+00, i32 2
595 %tmp515 = insertelement <4 x float> %tmp514, float %tmp497, i32 3
596 %tmp516 = extractelement <4 x float> %tmp515, i32 0
597 %tmp517 = extractelement <4 x float> %tmp515, i32 1
598 %tmp518 = insertelement <4 x float> undef, float %tmp516, i32 0
599 %tmp519 = insertelement <4 x float> %tmp518, float %tmp517, i32 1
600 %tmp520 = insertelement <4 x float> %tmp519, float undef, i32 2
601 %tmp521 = insertelement <4 x float> %tmp520, float undef, i32 3
602 %tmp522 = shufflevector <4 x float> %tmp521, <4 x float> %tmp521, <4 x i32>
603 %tmp523 = call <4 x float> @llvm.r600.tex(<4 x float> %tmp522, i32 0, i32 0, i32 0, i32 20, i32 4, i32 1, i32 1, i32 1, i32 1)
604 %tmp524 = extractelement <4 x float> %tmp523, i32 3
605 %tmp525 = fcmp oge float %tmp506, %tmp524
606 %tmp526 = sext i1 %tmp525 to i32
607 %tmp527 = bitcast i32 %tmp526 to float
608 %tmp528 = bitcast float %tmp527 to i32
609 %tmp529 = icmp ne i32 %tmp528, 0
610 br i1 %tmp529, label %IF152, label %ENDIF151
603611
604612 IF152: ; preds = %ENDIF148
605 %521 = fmul float 2.000000e+00, %499
606 %522 = fsub float -0.000000e+00, %521
607 %523 = fadd float %498, %522
613 %tmp530 = fmul float 2.000000e+00, %tmp507
614 %tmp531 = fsub float -0.000000e+00, %tmp530
615 %tmp532 = fadd float %tmp506, %tmp531
608616 br label %ENDIF151
609617
610618 ENDIF151: ; preds = %IF152, %ENDIF148
611 %temp88.3 = phi float [ %523, %IF152 ], [ %498, %ENDIF148 ]
612 %temp92.3 = phi float [ %498, %IF152 ], [ %temp92.2, %ENDIF148 ]
613 %524 = fadd float %temp88.3, %499
614 %525 = fmul float %499, 5.000000e-01
615 %526 = fmul float %129, %524
616 %527 = fadd float %526, %22
617 %528 = fmul float %130, %524
618 %529 = fadd float %528, %23
619 %530 = insertelement <4 x float> undef, float %527, i32 0
620 %531 = insertelement <4 x float> %530, float %529, i32 1
621 %532 = insertelement <4 x float> %531, float 0.000000e+00, i32 2
622 %533 = insertelement <4 x float> %532, float %515, i32 3
623 %534 = extractelement <4 x float> %533, i32 0
624 %535 = extractelement <4 x float> %533, i32 1
625 %536 = insertelement <4 x float> undef, float %534, i32 0
626 %537 = insertelement <4 x float> %536, float %535, i32 1
627 %538 = insertelement <4 x float> %537, float undef, i32 2
628 %539 = insertelement <4 x float> %538, float undef, i32 3
629 %540 = call <4 x float> @llvm.AMDGPU.tex(<4 x float> %539, i32 20, i32 4, i32 2)
630 %541 = extractelement <4 x float> %540, i32 3
631 %542 = fcmp oge float %524, %541
632 %543 = sext i1 %542 to i32
633 %544 = bitcast i32 %543 to float
634 %545 = bitcast float %544 to i32
635 %546 = icmp ne i32 %545, 0
636 br i1 %546, label %IF155, label %ENDIF154
619 %temp88.3 = phi float [ %tmp532, %IF152 ], [ %tmp506, %ENDIF148 ]
620 %temp92.3 = phi float [ %tmp506, %IF152 ], [ %temp92.2, %ENDIF148 ]
621 %tmp533 = fadd float %temp88.3, %tmp507
622 %tmp534 = fmul float %tmp507, 5.000000e-01
623 %tmp535 = fmul float %tmp129, %tmp533
624 %tmp536 = fadd float %tmp535, %tmp22
625 %tmp537 = fmul float %tmp130, %tmp533
626 %tmp538 = fadd float %tmp537, %tmp23
627 %tmp539 = insertelement <4 x float> undef, float %tmp536, i32 0
628 %tmp540 = insertelement <4 x float> %tmp539, float %tmp538, i32 1
629 %tmp541 = insertelement <4 x float> %tmp540, float 0.000000e+00, i32 2
630 %tmp542 = insertelement <4 x float> %tmp541, float %tmp524, i32 3
631 %tmp543 = extractelement <4 x float> %tmp542, i32 0
632 %tmp544 = extractelement <4 x float> %tmp542, i32 1
633 %tmp545 = insertelement <4 x float> undef, float %tmp543, i32 0
634 %tmp546 = insertelement <4 x float> %tmp545, float %tmp544, i32 1
635 %tmp547 = insertelement <4 x float> %tmp546, float undef, i32 2
636 %tmp548 = insertelement <4 x float> %tmp547, float undef, i32 3
637 %tmp549 = shufflevector <4 x float> %tmp548, <4 x float> %tmp548, <4 x i32>
638 %tmp550 = call <4 x float> @llvm.r600.tex(<4 x float> %tmp549, i32 0, i32 0, i32 0, i32 20, i32 4, i32 1, i32 1, i32 1, i32 1)
639 %tmp551 = extractelement <4 x float> %tmp550, i32 3
640 %tmp552 = fcmp oge float %tmp533, %tmp551
641 %tmp553 = sext i1 %tmp552 to i32
642 %tmp554 = bitcast i32 %tmp553 to float
643 %tmp555 = bitcast float %tmp554 to i32
644 %tmp556 = icmp ne i32 %tmp555, 0
645 br i1 %tmp556, label %IF155, label %ENDIF154
637646
638647 IF155: ; preds = %ENDIF151
639 %547 = fmul float 2.000000e+00, %525
640 %548 = fsub float -0.000000e+00, %547
641 %549 = fadd float %524, %548
648 %tmp557 = fmul float 2.000000e+00, %tmp534
649 %tmp558 = fsub float -0.000000e+00, %tmp557
650 %tmp559 = fadd float %tmp533, %tmp558
642651 br label %ENDIF154
643652
644653 ENDIF154: ; preds = %IF155, %ENDIF151
645 %temp88.4 = phi float [ %549, %IF155 ], [ %524, %ENDIF151 ]
646 %temp92.4 = phi float [ %524, %IF155 ], [ %temp92.3, %ENDIF151 ]
647 %550 = fadd float %temp88.4, %525
648 %551 = fmul float %129, %550
649 %552 = fadd float %551, %22
650 %553 = fmul float %130, %550
651 %554 = fadd float %553, %23
652 %555 = insertelement <4 x float> undef, float %552, i32 0
653 %556 = insertelement <4 x float> %555, float %554, i32 1
654 %557 = insertelement <4 x float> %556, float 0.000000e+00, i32 2
655 %558 = insertelement <4 x float> %557, float %541, i32 3
656 %559 = extractelement <4 x float> %558, i32 0
657 %560 = extractelement <4 x float> %558, i32 1
658 %561 = insertelement <4 x float> undef, float %559, i32 0
659 %562 = insertelement <4 x float> %561, float %560, i32 1
660 %563 = insertelement <4 x float> %562, float undef, i32 2
661 %564 = insertelement <4 x float> %563, float undef, i32 3
662 %565 = call <4 x float> @llvm.AMDGPU.tex(<4 x float> %564, i32 20, i32 4, i32 2)
663 %566 = extractelement <4 x float> %565, i32 3
664 %567 = fcmp oge float %550, %566
665 %568 = sext i1 %567 to i32
666 %569 = bitcast i32 %568 to float
667 %570 = bitcast float %569 to i32
668 %571 = icmp ne i32 %570, 0
669 %.temp92.4 = select i1 %571, float %550, float %temp92.4
670 %572 = fmul float %129, %.temp92.4
671 %573 = fadd float %572, %22
672 %574 = fmul float %130, %.temp92.4
673 %575 = fadd float %574, %23
674 %576 = insertelement <4 x float> undef, float %573, i32 0
675 %577 = insertelement <4 x float> %576, float %575, i32 1
676 %578 = insertelement <4 x float> %577, float 0.000000e+00, i32 2
677 %579 = insertelement <4 x float> %578, float %566, i32 3
678 %580 = extractelement <4 x float> %579, i32 0
679 %581 = extractelement <4 x float> %579, i32 1
680 %582 = insertelement <4 x float> undef, float %580, i32 0
681 %583 = insertelement <4 x float> %582, float %581, i32 1
682 %584 = insertelement <4 x float> %583, float undef, i32 2
683 %585 = insertelement <4 x float> %584, float undef, i32 3
684 %586 = call <4 x float> @llvm.AMDGPU.tex(<4 x float> %585, i32 20, i32 4, i32 2)
685 %587 = extractelement <4 x float> %586, i32 0
686 %588 = extractelement <4 x float> %586, i32 1
687 %589 = extractelement <4 x float> %586, i32 2
688 %590 = fmul float %587, 2.000000e+00
689 %591 = fadd float %590, -1.000000e+00
690 %592 = fmul float %588, 2.000000e+00
691 %593 = fadd float %592, -1.000000e+00
692 %594 = fmul float %589, 2.000000e+00
693 %595 = fadd float %594, -1.000000e+00
654 %temp88.4 = phi float [ %tmp559, %IF155 ], [ %tmp533, %ENDIF151 ]
655 %temp92.4 = phi float [ %tmp533, %IF155 ], [ %temp92.3, %ENDIF151 ]
656 %tmp560 = fadd float %temp88.4, %tmp534
657 %tmp561 = fmul float %tmp129, %tmp560
658 %tmp562 = fadd float %tmp561, %tmp22
659 %tmp563 = fmul float %tmp130, %tmp560
660 %tmp564 = fadd float %tmp563, %tmp23
661 %tmp565 = insertelement <4 x float> undef, float %tmp562, i32 0
662 %tmp566 = insertelement <4 x float> %tmp565, float %tmp564, i32 1
663 %tmp567 = insertelement <4 x float> %tmp566, float 0.000000e+00, i32 2
664 %tmp568 = insertelement <4 x float> %tmp567, float %tmp551, i32 3
665 %tmp569 = extractelement <4 x float> %tmp568, i32 0
666 %tmp570 = extractelement <4 x float> %tmp568, i32 1
667 %tmp571 = insertelement <4 x float> undef, float %tmp569, i32 0
668 %tmp572 = insertelement <4 x float> %tmp571, float %tmp570, i32 1
669 %tmp573 = insertelement <4 x float> %tmp572, float undef, i32 2
670 %tmp574 = insertelement <4 x float> %tmp573, float undef, i32 3
671 %tmp575 = shufflevector <4 x float> %tmp574, <4 x float> %tmp574, <4 x i32>
672 %tmp576 = call <4 x float> @llvm.r600.tex(<4 x float> %tmp575, i32 0, i32 0, i32 0, i32 20, i32 4, i32 1, i32 1, i32 1, i32 1)
673 %tmp577 = extractelement <4 x float> %tmp576, i32 3
674 %tmp578 = fcmp oge float %tmp560, %tmp577
675 %tmp579 = sext i1 %tmp578 to i32
676 %tmp580 = bitcast i32 %tmp579 to float
677 %tmp581 = bitcast float %tmp580 to i32
678 %tmp582 = icmp ne i32 %tmp581, 0
679 %.temp92.4 = select i1 %tmp582, float %tmp560, float %temp92.4
680 %tmp583 = fmul float %tmp129, %.temp92.4
681 %tmp584 = fadd float %tmp583, %tmp22
682 %tmp585 = fmul float %tmp130, %.temp92.4
683 %tmp586 = fadd float %tmp585, %tmp23
684 %tmp587 = insertelement <4 x float> undef, float %tmp584, i32 0
685 %tmp588 = insertelement <4 x float> %tmp587, float %tmp586, i32 1
686 %tmp589 = insertelement <4 x float> %tmp588, float 0.000000e+00, i32 2
687 %tmp590 = insertelement <4 x float> %tmp589, float %tmp577, i32 3
688 %tmp591 = extractelement <4 x float> %tmp590, i32 0
689 %tmp592 = extractelement <4 x float> %tmp590, i32 1
690 %tmp593 = insertelement <4 x float> undef, float %tmp591, i32 0
691 %tmp594 = insertelement <4 x float> %tmp593, float %tmp592, i32 1
692 %tmp595 = insertelement <4 x float> %tmp594, float undef, i32 2
693 %tmp596 = insertelement <4 x float> %tmp595, float undef, i32 3
694 %tmp597 = shufflevector <4 x float> %tmp596, <4 x float> %tmp596, <4 x i32>
695 %tmp598 = call <4 x float> @llvm.r600.tex(<4 x float> %tmp597, i32 0, i32 0, i32 0, i32 20, i32 4, i32 1, i32 1, i32 1, i32 1)
696 %tmp599 = extractelement <4 x float> %tmp598, i32 0
697 %tmp600 = extractelement <4 x float> %tmp598, i32 1
698 %tmp601 = extractelement <4 x float> %tmp598, i32 2
699 %tmp602 = fmul float %tmp599, 2.000000e+00
700 %tmp603 = fadd float %tmp602, -1.000000e+00
701 %tmp604 = fmul float %tmp600, 2.000000e+00
702 %tmp605 = fadd float %tmp604, -1.000000e+00
703 %tmp606 = fmul float %tmp601, 2.000000e+00
704 %tmp607 = fadd float %tmp606, -1.000000e+00
694705 br label %ENDIF136
695706
696707 IF161: ; preds = %ENDIF136
697 %596 = fmul float %result.i, 0x3FB99999A0000000
698 %597 = fcmp uge float 0x3FE4CCCCC0000000, %596
699 %598 = select i1 %597, float 0x3FE4CCCCC0000000, float %596
700 %599 = fcmp uge float %598, 5.000000e-01
701 %600 = select i1 %599, float 5.000000e-01, float %598
702 %one.sub.a.i137 = fsub float 1.000000e+00, %600
703 %one.sub.ac.i138 = fmul float %one.sub.a.i137, %299
704 %mul.i139 = fmul float %result.i172, %299
708 %tmp608 = fmul float %result.i, 0x3FB99999A0000000
709 %tmp609 = fcmp uge float 0x3FE4CCCCC0000000, %tmp608
710 %tmp610 = select i1 %tmp609, float 0x3FE4CCCCC0000000, float %tmp608
711 %tmp611 = fcmp uge float %tmp610, 5.000000e-01
712 %tmp612 = select i1 %tmp611, float 5.000000e-01, float %tmp610
713 %one.sub.a.i137 = fsub float 1.000000e+00, %tmp612
714 %one.sub.ac.i138 = fmul float %one.sub.a.i137, %tmp304
715 %mul.i139 = fmul float %result.i172, %tmp304
705716 %result.i140 = fadd float %mul.i139, %one.sub.ac.i138
706 %one.sub.a.i133 = fsub float 1.000000e+00, %600
707 %one.sub.ac.i134 = fmul float %one.sub.a.i133, %300
708 %mul.i135 = fmul float %result.i168, %300
717 %one.sub.a.i133 = fsub float 1.000000e+00, %tmp612
718 %one.sub.ac.i134 = fmul float %one.sub.a.i133, %tmp305
719 %mul.i135 = fmul float %result.i168, %tmp305
709720 %result.i136 = fadd float %mul.i135, %one.sub.ac.i134
710 %one.sub.a.i129 = fsub float 1.000000e+00, %600
711 %one.sub.ac.i130 = fmul float %one.sub.a.i129, %301
712 %mul.i131 = fmul float %result.i164, %301
721 %one.sub.a.i129 = fsub float 1.000000e+00, %tmp612
722 %one.sub.ac.i130 = fmul float %one.sub.a.i129, %tmp306
723 %mul.i131 = fmul float %result.i164, %tmp306
713724 %result.i132 = fadd float %mul.i131, %one.sub.ac.i130
714 %one.sub.a.i125 = fsub float 1.000000e+00, %600
715 %one.sub.ac.i126 = fmul float %one.sub.a.i125, %302
716 %mul.i127 = fmul float %result.i160, %302
725 %one.sub.a.i125 = fsub float 1.000000e+00, %tmp612
726 %one.sub.ac.i126 = fmul float %one.sub.a.i125, %tmp307
727 %mul.i127 = fmul float %result.i160, %tmp307
717728 %result.i128 = fadd float %mul.i127, %one.sub.ac.i126
718 %601 = insertelement <4 x float> undef, float %328, i32 0
719 %602 = insertelement <4 x float> %601, float %329, i32 1
720 %603 = insertelement <4 x float> %602, float %330, i32 2
721 %604 = insertelement <4 x float> %603, float 0.000000e+00, i32 3
722 %605 = insertelement <4 x float> undef, float %63, i32 0
723 %606 = insertelement <4 x float> %605, float %65, i32 1
724 %607 = insertelement <4 x float> %606, float %67, i32 2
725 %608 = insertelement <4 x float> %607, float 0.000000e+00, i32 3
726 %609 = call float @llvm.AMDGPU.dp4(<4 x float> %604, <4 x float> %608)
727 %610 = fcmp uge float 0x3FE6666660000000, %609
728 %611 = select i1 %610, float 0x3FE6666660000000, float %609
729 %612 = fmul float %8, %611
730 %613 = fmul float %13, %611
731 %614 = fmul float %18, %611
732 %615 = insertelement <4 x float> undef, float %34, i32 0
733 %616 = insertelement <4 x float> %615, float %35, i32 1
734 %617 = insertelement <4 x float> %616, float %36, i32 2
735 %618 = insertelement <4 x float> %617, float 0.000000e+00, i32 3
736 %619 = insertelement <4 x float> undef, float %63, i32 0
737 %620 = insertelement <4 x float> %619, float %65, i32 1
738 %621 = insertelement <4 x float> %620, float %67, i32 2
739 %622 = insertelement <4 x float> %621, float 0.000000e+00, i32 3
740 %623 = call float @llvm.AMDGPU.dp4(<4 x float> %618, <4 x float> %622)
741 %624 = fcmp uge float 0x3FECCCCCC0000000, %623
742 %625 = select i1 %624, float 0x3FECCCCCC0000000, float %623
743 %626 = fmul float %612, %625
744 %627 = fmul float %613, %625
745 %628 = fmul float %614, %625
729 %tmp613 = insertelement <4 x float> undef, float %tmp333, i32 0
730 %tmp614 = insertelement <4 x float> %tmp613, float %tmp334, i32 1
731 %tmp615 = insertelement <4 x float> %tmp614, float %tmp335, i32 2
732 %tmp616 = insertelement <4 x float> %tmp615, float 0.000000e+00, i32 3
733 %tmp617 = insertelement <4 x float> undef, float %tmp63, i32 0
734 %tmp618 = insertelement <4 x float> %tmp617, float %tmp65, i32 1
735 %tmp619 = insertelement <4 x float> %tmp618, float %tmp67, i32 2
736 %tmp620 = insertelement <4 x float> %tmp619, float 0.000000e+00, i32 3
737 %tmp621 = call float @llvm.r600.dot4(<4 x float> %tmp616, <4 x float> %tmp620)
738 %tmp622 = fcmp uge float 0x3FE6666660000000, %tmp621
739 %tmp623 = select i1 %tmp622, float 0x3FE6666660000000, float %tmp621
740 %tmp624 = fmul float %tmp8, %tmp623
741 %tmp625 = fmul float %tmp13, %tmp623
742 %tmp626 = fmul float %tmp18, %tmp623
743 %tmp627 = insertelement <4 x float> undef, float %tmp34, i32 0
744 %tmp628 = insertelement <4 x float> %tmp627, float %tmp35, i32 1
745 %tmp629 = insertelement <4 x float> %tmp628, float %tmp36, i32 2
746 %tmp630 = insertelement <4 x float> %tmp629, float 0.000000e+00, i32 3
747 %tmp631 = insertelement <4 x float> undef, float %tmp63, i32 0
748 %tmp632 = insertelement <4 x float> %tmp631, float %tmp65, i32 1
749 %tmp633 = insertelement <4 x float> %tmp632, float %tmp67, i32 2
750 %tmp634 = insertelement <4 x float> %tmp633, float 0.000000e+00, i32 3
751 %tmp635 = call float @llvm.r600.dot4(<4 x float> %tmp630, <4 x float> %tmp634)
752 %tmp636 = fcmp uge float 0x3FECCCCCC0000000, %tmp635
753 %tmp637 = select i1 %tmp636, float 0x3FECCCCCC0000000, float %tmp635
754 %tmp638 = fmul float %tmp624, %tmp637
755 %tmp639 = fmul float %tmp625, %tmp637
756 %tmp640 = fmul float %tmp626, %tmp637
746757 br label %ENDIF160
747758
748759 ENDIF160: ; preds = %IF161, %ENDIF136
749 %temp84.0 = phi float [ %result.i140, %IF161 ], [ %254, %ENDIF136 ]
750 %temp85.0 = phi float [ %result.i136, %IF161 ], [ %255, %ENDIF136 ]
751 %temp86.0 = phi float [ %result.i132, %IF161 ], [ %256, %ENDIF136 ]
752 %temp87.0 = phi float [ %result.i128, %IF161 ], [ %257, %ENDIF136 ]
753 %temp92.6 = phi float [ %626, %IF161 ], [ %406, %ENDIF136 ]
754 %temp93.0 = phi float [ %627, %IF161 ], [ 0.000000e+00, %ENDIF136 ]
755 %temp94.0 = phi float [ %628, %IF161 ], [ 0.000000e+00, %ENDIF136 ]
756 %629 = fcmp olt float 2.200000e+03, %179
757 %630 = sext i1 %629 to i32
758 %631 = bitcast i32 %630 to float
759 %632 = fcmp olt float %179, 2.300000e+03
760 %633 = sext i1 %632 to i32
761 %634 = bitcast i32 %633 to float
762 %635 = bitcast float %631 to i32
763 %636 = bitcast float %634 to i32
764 %637 = and i32 %635, %636
765 %638 = bitcast i32 %637 to float
766 %639 = bitcast float %638 to i32
767 %640 = icmp ne i32 %639, 0
768 br i1 %640, label %IF164, label %ENDIF163
760 %temp84.0 = phi float [ %result.i140, %IF161 ], [ %tmp258, %ENDIF136 ]
761 %temp85.0 = phi float [ %result.i136, %IF161 ], [ %tmp259, %ENDIF136 ]
762 %temp86.0 = phi float [ %result.i132, %IF161 ], [ %tmp260, %ENDIF136 ]
763 %temp87.0 = phi float [ %result.i128, %IF161 ], [ %tmp261, %ENDIF136 ]
764 %temp92.6 = phi float [ %tmp638, %IF161 ], [ %tmp411, %ENDIF136 ]
765 %temp93.0 = phi float [ %tmp639, %IF161 ], [ 0.000000e+00, %ENDIF136 ]
766 %temp94.0 = phi float [ %tmp640, %IF161 ], [ 0.000000e+00, %ENDIF136 ]
767 %tmp641 = fcmp olt float 2.200000e+03, %tmp181
768 %tmp642 = sext i1 %tmp641 to i32
769 %tmp643 = bitcast i32 %tmp642 to float
770 %tmp644 = fcmp olt float %tmp181, 2.300000e+03
771 %tmp645 = sext i1 %tmp644 to i32
772 %tmp646 = bitcast i32 %tmp645 to float
773 %tmp647 = bitcast float %tmp643 to i32
774 %tmp648 = bitcast float %tmp646 to i32
775 %tmp649 = and i32 %tmp647, %tmp648
776 %tmp650 = bitcast i32 %tmp649 to float
777 %tmp651 = bitcast float %tmp650 to i32
778 %tmp652 = icmp ne i32 %tmp651, 0
779 br i1 %tmp652, label %IF164, label %ENDIF163
769780
770781 IF164: ; preds = %ENDIF160
771 %641 = fmul float %result.i, 5.000000e-01
772 %642 = fcmp uge float 0x3FE4CCCCC0000000, %641
773 %643 = select i1 %642, float 0x3FE4CCCCC0000000, float %641
774 %644 = fcmp uge float %643, 0x3FD6666660000000
775 %645 = select i1 %644, float 0x3FD6666660000000, float %643
776 %one.sub.a.i121 = fsub float 1.000000e+00, %645
777 %one.sub.ac.i122 = fmul float %one.sub.a.i121, %299
778 %mul.i123 = fmul float %result.i172, %299
782 %tmp653 = fmul float %result.i, 5.000000e-01
783 %tmp654 = fcmp uge float 0x3FE4CCCCC0000000, %tmp653
784 %tmp655 = select i1 %tmp654, float 0x3FE4CCCCC0000000, float %tmp653
785 %tmp656 = fcmp uge float %tmp655, 0x3FD6666660000000
786 %tmp657 = select i1 %tmp656, float 0x3FD6666660000000, float %tmp655
787 %one.sub.a.i121 = fsub float 1.000000e+00, %tmp657
788 %one.sub.ac.i122 = fmul float %one.sub.a.i121, %tmp304
789 %mul.i123 = fmul float %result.i172, %tmp304
779790 %result.i124 = fadd float %mul.i123, %one.sub.ac.i122
780 %one.sub.a.i117 = fsub float 1.000000e+00, %645
781 %one.sub.ac.i118 = fmul float %one.sub.a.i117, %300
782 %mul.i119 = fmul float %result.i168, %300
791 %one.sub.a.i117 = fsub float 1.000000e+00, %tmp657
792 %one.sub.ac.i118 = fmul float %one.sub.a.i117, %tmp305
793 %mul.i119 = fmul float %result.i168, %tmp305
783794 %result.i120 = fadd float %mul.i119, %one.sub.ac.i118
784 %one.sub.a.i113 = fsub float 1.000000e+00, %645
785 %one.sub.ac.i114 = fmul float %one.sub.a.i113, %301
786 %mul.i115 = fmul float %result.i164, %301
795 %one.sub.a.i113 = fsub float 1.000000e+00, %tmp657
796 %one.sub.ac.i114 = fmul float %one.sub.a.i113, %tmp306
797 %mul.i115 = fmul float %result.i164, %tmp306
787798 %result.i116 = fadd float %mul.i115, %one.sub.ac.i114
788 %one.sub.a.i109 = fsub float 1.000000e+00, %645
789 %one.sub.ac.i110 = fmul float %one.sub.a.i109, %302
790 %mul.i111 = fmul float %result.i160, %302
799 %one.sub.a.i109 = fsub float 1.000000e+00, %tmp657
800 %one.sub.ac.i110 = fmul float %one.sub.a.i109, %tmp307
801 %mul.i111 = fmul float %result.i160, %tmp307
791802 %result.i112 = fadd float %mul.i111, %one.sub.ac.i110
792 %646 = insertelement <4 x float> undef, float %328, i32 0
793 %647 = insertelement <4 x float> %646, float %329, i32 1
794 %648 = insertelement <4 x float> %647, float %330, i32 2
795 %649 = insertelement <4 x float> %648, float 0.000000e+00, i32 3
796 %650 = insertelement <4 x float> undef, float %63, i32 0
797 %651 = insertelement <4 x float> %650, float %65, i32 1
798 %652 = insertelement <4 x float> %651, float %67, i32 2
799 %653 = insertelement <4 x float> %652, float 0.000000e+00, i32 3
800 %654 = call float @llvm.AMDGPU.dp4(<4 x float> %649, <4 x float> %653)
801 %655 = fcmp uge float 0x3FE6666660000000, %654
802 %656 = select i1 %655, float 0x3FE6666660000000, float %654
803 %657 = fmul float %8, %656
804 %658 = fmul float %13, %656
805 %659 = fmul float %18, %656
806 %660 = insertelement <4 x float> undef, float %34, i32 0
807 %661 = insertelement <4 x float> %660, float %35, i32 1
808 %662 = insertelement <4 x float> %661, float %36, i32 2
809 %663 = insertelement <4 x float> %662, float 0.000000e+00, i32 3
810 %664 = insertelement <4 x float> undef, float %63, i32 0
811 %665 = insertelement <4 x float> %664, float %65, i32 1
812 %666 = insertelement <4 x float> %665, float %67, i32 2
813 %667 = insertelement <4 x float> %666, float 0.000000e+00, i32 3
814 %668 = call float @llvm.AMDGPU.dp4(<4 x float> %663, <4 x float> %667)
815 %669 = fcmp uge float 0x3FECCCCCC0000000, %668
816 %670 = select i1 %669, float 0x3FECCCCCC0000000, float %668
817 %671 = fmul float %657, %670
818 %672 = fmul float %658, %670
819 %673 = fmul float %659, %670
803 %tmp658 = insertelement <4 x float> undef, float %tmp333, i32 0
804 %tmp659 = insertelement <4 x float> %tmp658, float %tmp334, i32 1
805 %tmp660 = insertelement <4 x float> %tmp659, float %tmp335, i32 2
806 %tmp661 = insertelement <4 x float> %tmp660, float 0.000000e+00, i32 3
807 %tmp662 = insertelement <4 x float> undef, float %tmp63, i32 0
808 %tmp663 = insertelement <4 x float> %tmp662, float %tmp65, i32 1
809 %tmp664 = insertelement <4 x float> %tmp663, float %tmp67, i32 2
810 %tmp665 = insertelement <4 x float> %tmp664, float 0.000000e+00, i32 3
811 %tmp666 = call float @llvm.r600.dot4(<4 x float> %tmp661, <4 x float> %tmp665)
812 %tmp667 = fcmp uge float 0x3FE6666660000000, %tmp666
813 %tmp668 = select i1 %tmp667, float 0x3FE6666660000000, float %tmp666
814 %tmp669 = fmul float %tmp8, %tmp668
815 %tmp670 = fmul float %tmp13, %tmp668
816 %tmp671 = fmul float %tmp18, %tmp668
817 %tmp672 = insertelement <4 x float> undef, float %tmp34, i32 0
818 %tmp673 = insertelement <4 x float> %tmp672, float %tmp35, i32 1
819 %tmp674 = insertelement <4 x float> %tmp673, float %tmp36, i32 2
820 %tmp675 = insertelement <4 x float> %tmp674, float 0.000000e+00, i32 3
821 %tmp676 = insertelement <4 x float> undef, float %tmp63, i32 0
822 %tmp677 = insertelement <4 x float> %tmp676, float %tmp65, i32 1
823 %tmp678 = insertelement <4 x float> %tmp677, float %tmp67, i32 2
824 %tmp679 = insertelement <4 x float> %tmp678, float 0.000000e+00, i32 3
825 %tmp680 = call float @llvm.r600.dot4(<4 x float> %tmp675, <4 x float> %tmp679)
826 %tmp681 = fcmp uge float 0x3FECCCCCC0000000, %tmp680
827 %tmp682 = select i1 %tmp681, float 0x3FECCCCCC0000000, float %tmp680
828 %tmp683 = fmul float %tmp669, %tmp682
829 %tmp684 = fmul float %tmp670, %tmp682
830 %tmp685 = fmul float %tmp671, %tmp682
820831 br label %ENDIF163
821832
822833 ENDIF163: ; preds = %IF164, %ENDIF160
824835 %temp85.1 = phi float [ %result.i120, %IF164 ], [ %temp85.0, %ENDIF160 ]
825836 %temp86.1 = phi float [ %result.i116, %IF164 ], [ %temp86.0, %ENDIF160 ]
826837 %temp87.1 = phi float [ %result.i112, %IF164 ], [ %temp87.0, %ENDIF160 ]
827 %temp92.7 = phi float [ %671, %IF164 ], [ %temp92.6, %ENDIF160 ]
828 %temp93.1 = phi float [ %672, %IF164 ], [ %temp93.0, %ENDIF160 ]
829 %temp94.1 = phi float [ %673, %IF164 ], [ %temp94.0, %ENDIF160 ]
830 %674 = fcmp oge float %179, 2.300000e+03
831 %675 = sext i1 %674 to i32
832 %676 = bitcast i32 %675 to float
833 %677 = fcmp olt float %179, 2.480000e+03
834 %678 = sext i1 %677 to i32
835 %679 = bitcast i32 %678 to float
836 %680 = bitcast float %676 to i32
837 %681 = bitcast float %679 to i32
838 %682 = and i32 %680, %681
839 %683 = bitcast i32 %682 to float
840 %684 = bitcast float %683 to i32
841 %685 = icmp ne i32 %684, 0
842 br i1 %685, label %IF167, label %ENDIF166
838 %temp92.7 = phi float [ %tmp683, %IF164 ], [ %temp92.6, %ENDIF160 ]
839 %temp93.1 = phi float [ %tmp684, %IF164 ], [ %temp93.0, %ENDIF160 ]
840 %temp94.1 = phi float [ %tmp685, %IF164 ], [ %temp94.0, %ENDIF160 ]
841 %tmp686 = fcmp oge float %tmp181, 2.300000e+03
842 %tmp687 = sext i1 %tmp686 to i32
843 %tmp688 = bitcast i32 %tmp687 to float
844 %tmp689 = fcmp olt float %tmp181, 2.480000e+03
845 %tmp690 = sext i1 %tmp689 to i32
846 %tmp691 = bitcast i32 %tmp690 to float
847 %tmp692 = bitcast float %tmp688 to i32
848 %tmp693 = bitcast float %tmp691 to i32
849 %tmp694 = and i32 %tmp692, %tmp693
850 %tmp695 = bitcast i32 %tmp694 to float
851 %tmp696 = bitcast float %tmp695 to i32
852 %tmp697 = icmp ne i32 %tmp696, 0
853 br i1 %tmp697, label %IF167, label %ENDIF166
843854
844855 IF167: ; preds = %ENDIF163
845 %686 = fmul float %result.i, 5.000000e-01
846 %687 = fcmp uge float 0x3FE4CCCCC0000000, %686
847 %688 = select i1 %687, float 0x3FE4CCCCC0000000, float %686
848 %689 = fcmp uge float %688, 0x3FD3333340000000
849 %690 = select i1 %689, float 0x3FD3333340000000, float %688
850 %one.sub.a.i105 = fsub float 1.000000e+00, %690
851 %one.sub.ac.i106 = fmul float %one.sub.a.i105, %299
852 %mul.i107 = fmul float %result.i156, %299
856 %tmp698 = fmul float %result.i, 5.000000e-01
857 %tmp699 = fcmp uge float 0x3FE4CCCCC0000000, %tmp698
858 %tmp700 = select i1 %tmp699, float 0x3FE4CCCCC0000000, float %tmp698
859 %tmp701 = fcmp uge float %tmp700, 0x3FD3333340000000
860 %tmp702 = select i1 %tmp701, float 0x3FD3333340000000, float %tmp700
861 %one.sub.a.i105 = fsub float 1.000000e+00, %tmp702
862 %one.sub.ac.i106 = fmul float %one.sub.a.i105, %tmp304
863 %mul.i107 = fmul float %result.i156, %tmp304
853864 %result.i108 = fadd float %mul.i107, %one.sub.ac.i106
854 %one.sub.a.i101 = fsub float 1.000000e+00, %690
855 %one.sub.ac.i102 = fmul float %one.sub.a.i101, %300
856 %mul.i103 = fmul float %result.i152, %300
865 %one.sub.a.i101 = fsub float 1.000000e+00, %tmp702
866 %one.sub.ac.i102 = fmul float %one.sub.a.i101, %tmp305
867 %mul.i103 = fmul float %result.i152, %tmp305
857868 %result.i104 = fadd float %mul.i103, %one.sub.ac.i102
858 %one.sub.a.i97 = fsub float 1.000000e+00, %690
859 %one.sub.ac.i98 = fmul float %one.sub.a.i97, %301
860 %mul.i99 = fmul float %result.i148, %301
869 %one.sub.a.i97 = fsub float 1.000000e+00, %tmp702
870 %one.sub.ac.i98 = fmul float %one.sub.a.i97, %tmp306
871 %mul.i99 = fmul float %result.i148, %tmp306
861872 %result.i100 = fadd float %mul.i99, %one.sub.ac.i98
862 %one.sub.a.i93 = fsub float 1.000000e+00, %690
863 %one.sub.ac.i94 = fmul float %one.sub.a.i93, %302
864 %mul.i95 = fmul float %result.i144, %302
873 %one.sub.a.i93 = fsub float 1.000000e+00, %tmp702
874 %one.sub.ac.i94 = fmul float %one.sub.a.i93, %tmp307
875 %mul.i95 = fmul float %result.i144, %tmp307
865876 %result.i96 = fadd float %mul.i95, %one.sub.ac.i94
866 %691 = insertelement <4 x float> undef, float %328, i32 0
867 %692 = insertelement <4 x float> %691, float %329, i32 1
868 %693 = insertelement <4 x float> %692, float %330, i32 2
869 %694 = insertelement <4 x float> %693, float 0.000000e+00, i32 3
870 %695 = insertelement <4 x float> undef, float %63, i32 0
871 %696 = insertelement <4 x float> %695, float %65, i32 1
872 %697 = insertelement <4 x float> %696, float %67, i32 2
873 %698 = insertelement <4 x float> %697, float 0.000000e+00, i32 3
874 %699 = call float @llvm.AMDGPU.dp4(<4 x float> %694, <4 x float> %698)
875 %700 = fcmp uge float 0x3FEB333340000000, %699
876 %701 = select i1 %700, float 0x3FEB333340000000, float %699
877 %702 = fmul float %8, %701
878 %703 = fmul float %13, %701
879 %704 = fmul float %18, %701
880 %705 = insertelement <4 x float> undef, float %34, i32 0
881 %706 = insertelement <4 x float> %705, float %35, i32 1
882 %707 = insertelement <4 x float> %706, float %36, i32 2
883 %708 = insertelement <4 x float> %707, float 0.000000e+00, i32 3
884 %709 = insertelement <4 x float> undef, float %63, i32 0
885 %710 = insertelement <4 x float> %709, float %65, i32 1
886 %711 = insertelement <4 x float> %710, float %67, i32 2
887 %712 = insertelement <4 x float> %711, float 0.000000e+00, i32 3
888 %713 = call float @llvm.AMDGPU.dp4(<4 x float> %708, <4 x float> %712)
889 %714 = fcmp uge float 0x3FECCCCCC0000000, %713
890 %715 = select i1 %714, float 0x3FECCCCCC0000000, float %713
891 %716 = fmul float %702, %715
892 %717 = fmul float %703, %715
893 %718 = fmul float %704, %715
877 %tmp703 = insertelement <4 x float> undef, float %tmp333, i32 0
878 %tmp704 = insertelement <4 x float> %tmp703, float %tmp334, i32 1
879 %tmp705 = insertelement <4 x float> %tmp704, float %tmp335, i32 2
880 %tmp706 = insertelement <4 x float> %tmp705, float 0.000000e+00, i32 3
881 %tmp707 = insertelement <4 x float> undef, float %tmp63, i32 0
882 %tmp708 = insertelement <4 x float> %tmp707, float %tmp65, i32 1
883 %tmp709 = insertelement <4 x float> %tmp708, float %tmp67, i32 2
884 %tmp710 = insertelement <4 x float> %tmp709, float 0.000000e+00, i32 3
885 %tmp711 = call float @llvm.r600.dot4(<4 x float> %tmp706, <4 x float> %tmp710)
886 %tmp712 = fcmp uge float 0x3FEB333340000000, %tmp711
887 %tmp713 = select i1 %tmp712, float 0x3FEB333340000000, float %tmp711
888 %tmp714 = fmul float %tmp8, %tmp713
889 %tmp715 = fmul float %tmp13, %tmp713
890 %tmp716 = fmul float %tmp18, %tmp713
891 %tmp717 = insertelement <4 x float> undef, float %tmp34, i32 0
892 %tmp718 = insertelement <4 x float> %tmp717, float %tmp35, i32 1
893 %tmp719 = insertelement <4 x float> %tmp718, float %tmp36, i32 2
894 %tmp720 = insertelement <4 x float> %tmp719, float 0.000000e+00, i32 3
895 %tmp721 = insertelement <4 x float> undef, float %tmp63, i32 0
896 %tmp722 = insertelement <4 x float> %tmp721, float %tmp65, i32 1
897 %tmp723 = insertelement <4 x float> %tmp722, float %tmp67, i32 2
898 %tmp724 = insertelement <4 x float> %tmp723, float 0.000000e+00, i32 3
899 %tmp725 = call float @llvm.r600.dot4(<4 x float> %tmp720, <4 x float> %tmp724)
900 %tmp726 = fcmp uge float 0x3FECCCCCC0000000, %tmp725
901 %tmp727 = select i1 %tmp726, float 0x3FECCCCCC0000000, float %tmp725
902 %tmp728 = fmul float %tmp714, %tmp727
903 %tmp729 = fmul float %tmp715, %tmp727
904 %tmp730 = fmul float %tmp716, %tmp727
894905 br label %ENDIF166
895906
896907 ENDIF166: ; preds = %IF167, %ENDIF163
898909 %temp85.2 = phi float [ %result.i104, %IF167 ], [ %temp85.1, %ENDIF163 ]
899910 %temp86.2 = phi float [ %result.i100, %IF167 ], [ %temp86.1, %ENDIF163 ]
900911 %temp87.2 = phi float [ %result.i96, %IF167 ], [ %temp87.1, %ENDIF163 ]
901 %temp92.8 = phi float [ %716, %IF167 ], [ %temp92.7, %ENDIF163 ]
902 %temp93.2 = phi float [ %717, %IF167 ], [ %temp93.1, %ENDIF163 ]
903 %temp94.2 = phi float [ %718, %IF167 ], [ %temp94.1, %ENDIF163 ]
904 %719 = fcmp oge float %179, 2.480000e+03
905 %720 = sext i1 %719 to i32
906 %721 = bitcast i32 %720 to float
907 %722 = fcmp olt float %179, 2.530000e+03
908 %723 = sext i1 %722 to i32
909 %724 = bitcast i32 %723 to float
910 %725 = bitcast float %721 to i32
911 %726 = bitcast float %724 to i32
912 %727 = and i32 %725, %726
913 %728 = bitcast i32 %727 to float
914 %729 = bitcast float %728 to i32
915 %730 = icmp ne i32 %729, 0
916 br i1 %730, label %IF170, label %ENDIF169
912 %temp92.8 = phi float [ %tmp728, %IF167 ], [ %temp92.7, %ENDIF163 ]
913 %temp93.2 = phi float [ %tmp729, %IF167 ], [ %temp93.1, %ENDIF163 ]
914 %temp94.2 = phi float [ %tmp730, %IF167 ], [ %temp94.1, %ENDIF163 ]
915 %tmp731 = fcmp oge float %tmp181, 2.480000e+03
916 %tmp732 = sext i1 %tmp731 to i32
917 %tmp733 = bitcast i32 %tmp732 to float
918 %tmp734 = fcmp olt float %tmp181, 2.530000e+03
919 %tmp735 = sext i1 %tmp734 to i32
920 %tmp736 = bitcast i32 %tmp735 to float
921 %tmp737 = bitcast float %tmp733 to i32
922 %tmp738 = bitcast float %tmp736 to i32
923 %tmp739 = and i32 %tmp737, %tmp738
924 %tmp740 = bitcast i32 %tmp739 to float
925 %tmp741 = bitcast float %tmp740 to i32
926 %tmp742 = icmp ne i32 %tmp741, 0
927 br i1 %tmp742, label %IF170, label %ENDIF169
917928
918929 IF170: ; preds = %ENDIF166
919 %731 = fmul float %result.i, 5.000000e-01
920 %732 = fcmp uge float 0x3FE4CCCCC0000000, %731
921 %733 = select i1 %732, float 0x3FE4CCCCC0000000, float %731
922 %734 = fcmp uge float %733, 0x3FC99999A0000000
923 %735 = select i1 %734, float 0x3FC99999A0000000, float %733
924 %one.sub.a.i89 = fsub float 1.000000e+00, %735
925 %one.sub.ac.i90 = fmul float %one.sub.a.i89, %299
926 %mul.i91 = fmul float %result.i156, %299
930 %tmp743 = fmul float %result.i, 5.000000e-01
931 %tmp744 = fcmp uge float 0x3FE4CCCCC0000000, %tmp743
932 %tmp745 = select i1 %tmp744, float 0x3FE4CCCCC0000000, float %tmp743
933 %tmp746 = fcmp uge float %tmp745, 0x3FC99999A0000000
934 %tmp747 = select i1 %tmp746, float 0x3FC99999A0000000, float %tmp745
935 %one.sub.a.i89 = fsub float 1.000000e+00, %tmp747
936 %one.sub.ac.i90 = fmul float %one.sub.a.i89, %tmp304
937 %mul.i91 = fmul float %result.i156, %tmp304
927938 %result.i92 = fadd float %mul.i91, %one.sub.ac.i90
928 %one.sub.a.i85 = fsub float 1.000000e+00, %735
929 %one.sub.ac.i86 = fmul float %one.sub.a.i85, %300
930 %mul.i87 = fmul float %result.i152, %300
939 %one.sub.a.i85 = fsub float 1.000000e+00, %tmp747
940 %one.sub.ac.i86 = fmul float %one.sub.a.i85, %tmp305
941 %mul.i87 = fmul float %result.i152, %tmp305
931942 %result.i88 = fadd float %mul.i87, %one.sub.ac.i86
932 %one.sub.a.i81 = fsub float 1.000000e+00, %735
933 %one.sub.ac.i82 = fmul float %one.sub.a.i81, %301
934 %mul.i83 = fmul float %result.i148, %301
943 %one.sub.a.i81 = fsub float 1.000000e+00, %tmp747
944 %one.sub.ac.i82 = fmul float %one.sub.a.i81, %tmp306
945 %mul.i83 = fmul float %result.i148, %tmp306
935946 %result.i84 = fadd float %mul.i83, %one.sub.ac.i82
936 %one.sub.a.i77 = fsub float 1.000000e+00, %735
937 %one.sub.ac.i78 = fmul float %one.sub.a.i77, %302
938 %mul.i79 = fmul float %result.i144, %302
947 %one.sub.a.i77 = fsub float 1.000000e+00, %tmp747
948 %one.sub.ac.i78 = fmul float %one.sub.a.i77, %tmp307
949 %mul.i79 = fmul float %result.i144, %tmp307
939950 %result.i80 = fadd float %mul.i79, %one.sub.ac.i78
940 %736 = insertelement <4 x float> undef, float %328, i32 0
941 %737 = insertelement <4 x float> %736, float %329, i32 1
942 %738 = insertelement <4 x float> %737, float %330, i32 2
943 %739 = insertelement <4 x float> %738, float 0.000000e+00, i32 3
944 %740 = insertelement <4 x float> undef, float %63, i32 0
945 %741 = insertelement <4 x float> %740, float %65, i32 1
946 %742 = insertelement <4 x float> %741, float %67, i32 2
947 %743 = insertelement <4 x float> %742, float 0.000000e+00, i32 3
948 %744 = call float @llvm.AMDGPU.dp4(<4 x float> %739, <4 x float> %743)
949 %745 = fcmp uge float 0x3FEB333340000000, %744
950 %746 = select i1 %745, float 0x3FEB333340000000, float %744
951 %747 = fmul float %8, %746
952 %748 = fmul float %13, %746
953 %749 = fmul float %18, %746
954 %750 = insertelement <4 x float> undef, float %34, i32 0
955 %751 = insertelement <4 x float> %750, float %35, i32 1
956 %752 = insertelement <4 x float> %751, float %36, i32 2
957 %753 = insertelement <4 x float> %752, float 0.000000e+00, i32 3
958 %754 = insertelement <4 x float> undef, float %63, i32 0
959 %755 = insertelement <4 x float> %754, float %65, i32 1
960 %756 = insertelement <4 x float> %755, float %67, i32 2
961 %757 = insertelement <4 x float> %756, float 0.000000e+00, i32 3
962 %758 = call float @llvm.AMDGPU.dp4(<4 x float> %753, <4 x float> %757)
963 %759 = fcmp uge float 0x3FECCCCCC0000000, %758
964 %760 = select i1 %759, float 0x3FECCCCCC0000000, float %758
965 %761 = fmul float %747, %760
966 %762 = fmul float %748, %760
967 %763 = fmul float %749, %760
951 %tmp748 = insertelement <4 x float> undef, float %tmp333, i32 0
952 %tmp749 = insertelement <4 x float> %tmp748, float %tmp334, i32 1
953 %tmp750 = insertelement <4 x float> %tmp749, float %tmp335, i32 2
954 %tmp751 = insertelement <4 x float> %tmp750, float 0.000000e+00, i32 3
955 %tmp752 = insertelement <4 x float> undef, float %tmp63, i32 0
956 %tmp753 = insertelement <4 x float> %tmp752, float %tmp65, i32 1
957 %tmp754 = insertelement <4 x float> %tmp753, float %tmp67, i32 2
958 %tmp755 = insertelement <4 x float> %tmp754, float 0.000000e+00, i32 3
959 %tmp756 = call float @llvm.r600.dot4(<4 x float> %tmp751, <4 x float> %tmp755)
960 %tmp757 = fcmp uge float 0x3FEB333340000000, %tmp756
961 %tmp758 = select i1 %tmp757, float 0x3FEB333340000000, float %tmp756
962 %tmp759 = fmul float %tmp8, %tmp758
963 %tmp760 = fmul float %tmp13, %tmp758
964 %tmp761 = fmul float %tmp18, %tmp758
965 %tmp762 = insertelement <4 x float> undef, float %tmp34, i32 0
966 %tmp763 = insertelement <4 x float> %tmp762, float %tmp35, i32 1
967 %tmp764 = insertelement <4 x float> %tmp763, float %tmp36, i32 2
968 %tmp765 = insertelement <4 x float> %tmp764, float 0.000000e+00, i32 3
969 %tmp766 = insertelement <4 x float> undef, float %tmp63, i32 0
970 %tmp767 = insertelement <4 x float> %tmp766, float %tmp65, i32 1
971 %tmp768 = insertelement <4 x float> %tmp767, float %tmp67, i32 2
972 %tmp769 = insertelement <4 x float> %tmp768, float 0.000000e+00, i32 3
973 %tmp770 = call float @llvm.r600.dot4(<4 x float> %tmp765, <4 x float> %tmp769)
974 %tmp771 = fcmp uge float 0x3FECCCCCC0000000, %tmp770
975 %tmp772 = select i1 %tmp771, float 0x3FECCCCCC0000000, float %tmp770
976 %tmp773 = fmul float %tmp759, %tmp772
977 %tmp774 = fmul float %tmp760, %tmp772
978 %tmp775 = fmul float %tmp761, %tmp772
968979 br label %ENDIF169
969980
970981 ENDIF169: ; preds = %IF170, %ENDIF166
972983 %temp85.3 = phi float [ %result.i88, %IF170 ], [ %temp85.2, %ENDIF166 ]
973984 %temp86.3 = phi float [ %result.i84, %IF170 ], [ %temp86.2, %ENDIF166 ]
974985 %temp87.3 = phi float [ %result.i80, %IF170 ], [ %temp87.2, %ENDIF166 ]
975 %temp92.9 = phi float [ %761, %IF170 ], [ %temp92.8, %ENDIF166 ]
976 %temp93.3 = phi float [ %762, %IF170 ], [ %temp93.2, %ENDIF166 ]
977 %temp94.3 = phi float [ %763, %IF170 ], [ %temp94.2, %ENDIF166 ]
978 %764 = fcmp oge float %179, 2.530000e+03
979 %765 = sext i1 %764 to i32
980 %766 = bitcast i32 %765 to float
981 %767 = fcmp olt float %179, 2.670000e+03
982 %768 = sext i1 %767 to i32
983 %769 = bitcast i32 %768 to float
984 %770 = bitcast float %766 to i32
985 %771 = bitcast float %769 to i32
986 %772 = and i32 %770, %771
987 %773 = bitcast i32 %772 to float
988 %774 = bitcast float %773 to i32
989 %775 = icmp ne i32 %774, 0
990 br i1 %775, label %IF173, label %ENDIF172
986 %temp92.9 = phi float [ %tmp773, %IF170 ], [ %temp92.8, %ENDIF166 ]
987 %temp93.3 = phi float [ %tmp774, %IF170 ], [ %temp93.2, %ENDIF166 ]
988 %temp94.3 = phi float [ %tmp775, %IF170 ], [ %temp94.2, %ENDIF166 ]
989 %tmp776 = fcmp oge float %tmp181, 2.530000e+03
990 %tmp777 = sext i1 %tmp776 to i32
991 %tmp778 = bitcast i32 %tmp777 to float
992 %tmp779 = fcmp olt float %tmp181, 2.670000e+03
993 %tmp780 = sext i1 %tmp779 to i32
994 %tmp781 = bitcast i32 %tmp780 to float
995 %tmp782 = bitcast float %tmp778 to i32
996 %tmp783 = bitcast float %tmp781 to i32
997 %tmp784 = and i32 %tmp782, %tmp783
998 %tmp785 = bitcast i32 %tmp784 to float
999 %tmp786 = bitcast float %tmp785 to i32
1000 %tmp787 = icmp ne i32 %tmp786, 0
1001 br i1 %tmp787, label %IF173, label %ENDIF172
9911002
9921003 IF173: ; preds = %ENDIF169
993 %776 = fmul float %result.i, 5.000000e-01
994 %777 = fcmp uge float 0x3FE4CCCCC0000000, %776
995 %778 = select i1 %777, float 0x3FE4CCCCC0000000, float %776
996 %779 = fcmp uge float %778, 0x3FB99999A0000000
997 %780 = select i1 %779, float 0x3FB99999A0000000, float %778
998 %one.sub.a.i73 = fsub float 1.000000e+00, %780
999 %one.sub.ac.i74 = fmul float %one.sub.a.i73, %299
1000 %mul.i75 = fmul float %result.i172, %299
1004 %tmp788 = fmul float %result.i, 5.000000e-01
1005 %tmp789 = fcmp uge float 0x3FE4CCCCC0000000, %tmp788
1006 %tmp790 = select i1 %tmp789, float 0x3FE4CCCCC0000000, float %tmp788
1007 %tmp791 = fcmp uge float %tmp790, 0x3FB99999A0000000
1008 %tmp792 = select i1 %tmp791, float 0x3FB99999A0000000, float %tmp790
1009 %one.sub.a.i73 = fsub float 1.000000e+00, %tmp792
1010 %one.sub.ac.i74 = fmul float %one.sub.a.i73, %tmp304
1011 %mul.i75 = fmul float %result.i172, %tmp304
10011012 %result.i76 = fadd float %mul.i75, %one.sub.ac.i74
1002 %one.sub.a.i69 = fsub float 1.000000e+00, %780
1003 %one.sub.ac.i70 = fmul float %one.sub.a.i69, %300
1004 %mul.i71 = fmul float %result.i168, %300
1013 %one.sub.a.i69 = fsub float 1.000000e+00, %tmp792
1014 %one.sub.ac.i70 = fmul float %one.sub.a.i69, %tmp305
1015 %mul.i71 = fmul float %result.i168, %tmp305
10051016 %result.i72 = fadd float %mul.i71, %one.sub.ac.i70
1006 %one.sub.a.i65 = fsub float 1.000000e+00, %780
1007 %one.sub.ac.i66 = fmul float %one.sub.a.i65, %301
1008 %mul.i67 = fmul float %result.i164, %301
1017 %one.sub.a.i65 = fsub float 1.000000e+00, %tmp792
1018 %one.sub.ac.i66 = fmul float %one.sub.a.i65, %tmp306
1019 %mul.i67 = fmul float %result.i164, %tmp306
10091020 %result.i68 = fadd float %mul.i67, %one.sub.ac.i66
1010 %one.sub.a.i61 = fsub float 1.000000e+00, %780
1011 %one.sub.ac.i62 = fmul float %one.sub.a.i61, %302
1012 %mul.i63 = fmul float %result.i160, %302
1021 %one.sub.a.i61 = fsub float 1.000000e+00, %tmp792
1022 %one.sub.ac.i62 = fmul float %one.sub.a.i61, %tmp307
1023 %mul.i63 = fmul float %result.i160, %tmp307
10131024 %result.i64 = fadd float %mul.i63, %one.sub.ac.i62
1014 %781 = insertelement <4 x float> undef, float %328, i32 0
1015 %782 = insertelement <4 x float> %781, float %329, i32 1
1016 %783 = insertelement <4 x float> %782, float %330, i32 2
1017 %784 = insertelement <4 x float> %783, float 0.000000e+00, i32 3
1018 %785 = insertelement <4 x float> undef, float %63, i32 0
1019 %786 = insertelement <4 x float> %785, float %65, i32 1
1020 %787 = insertelement <4 x float> %786, float %67, i32 2
1021 %788 = insertelement <4 x float> %787, float 0.000000e+00, i32 3
1022 %789 = call float @llvm.AMDGPU.dp4(<4 x float> %784, <4 x float> %788)
1023 %790 = fcmp uge float 0x3FEB333340000000, %789
1024 %791 = select i1 %790, float 0x3FEB333340000000, float %789
1025 %792 = fmul float %8, %791
1026 %793 = fmul float %13, %791
1027 %794 = fmul float %18, %791
1028 %795 = insertelement <4 x float> undef, float %34, i32 0
1029 %796 = insertelement <4 x float> %795, float %35, i32 1
1030 %797 = insertelement <4 x float> %796, float %36, i32 2
1031 %798 = insertelement <4 x float> %797, float 0.000000e+00, i32 3
1032 %799 = insertelement <4 x float> undef, float %63, i32 0
1033 %800 = insertelement <4 x float> %799, float %65, i32 1
1034 %801 = insertelement <4 x float> %800, float %67, i32 2
1035 %802 = insertelement <4 x float> %801, float 0.000000e+00, i32 3
1036 %803 = call float @llvm.AMDGPU.dp4(<4 x float> %798, <4 x float> %802)
1037 %804 = fcmp uge float 0x3FECCCCCC0000000, %803
1038 %805 = select i1 %804, float 0x3FECCCCCC0000000, float %803
1039 %806 = fmul float %792, %805
1040 %807 = fmul float %793, %805
1041 %808 = fmul float %794, %805
1025 %tmp793 = insertelement <4 x float> undef, float %tmp333, i32 0
1026 %tmp794 = insertelement <4 x float> %tmp793, float %tmp334, i32 1
1027 %tmp795 = insertelement <4 x float> %tmp794, float %tmp335, i32 2
1028 %tmp796 = insertelement <4 x float> %tmp795, float 0.000000e+00, i32 3
1029 %tmp797 = insertelement <4 x float> undef, float %tmp63, i32 0
1030 %tmp798 = insertelement <4 x float> %tmp797, float %tmp65, i32 1
1031 %tmp799 = insertelement <4 x float> %tmp798, float %tmp67, i32 2
1032 %tmp800 = insertelement <4 x float> %tmp799, float 0.000000e+00, i32 3
1033 %tmp801 = call float @llvm.r600.dot4(<4 x float> %tmp796, <4 x float> %tmp800)
1034 %tmp802 = fcmp uge float 0x3FEB333340000000, %tmp801
1035 %tmp803 = select i1 %tmp802, float 0x3FEB333340000000, float %tmp801
1036 %tmp804 = fmul float %tmp8, %tmp803
1037 %tmp805 = fmul float %tmp13, %tmp803
1038 %tmp806 = fmul float %tmp18, %tmp803
1039 %tmp807 = insertelement <4 x float> undef, float %tmp34, i32 0
1040 %tmp808 = insertelement <4 x float> %tmp807, float %tmp35, i32 1
1041 %tmp809 = insertelement <4 x float> %tmp808, float %tmp36, i32 2
1042 %tmp810 = insertelement <4 x float> %tmp809, float 0.000000e+00, i32 3
1043 %tmp811 = insertelement <4 x float> undef, float %tmp63, i32 0
1044 %tmp812 = insertelement <4 x float> %tmp811, float %tmp65, i32 1
1045 %tmp813 = insertelement <4 x float> %tmp812, float %tmp67, i32 2
1046 %tmp814 = insertelement <4 x float> %tmp813, float 0.000000e+00, i32 3
1047 %tmp815 = call float @llvm.r600.dot4(<4 x float> %tmp810, <4 x float> %tmp814)
1048 %tmp816 = fcmp uge float 0x3FECCCCCC0000000, %tmp815
1049 %tmp817 = select i1 %tmp816, float 0x3FECCCCCC0000000, float %tmp815
1050 %tmp818 = fmul float %tmp804, %tmp817
1051 %tmp819 = fmul float %tmp805, %tmp817
1052 %tmp820 = fmul float %tmp806, %tmp817
10421053 br label %ENDIF172
10431054
10441055 ENDIF172: ; preds = %IF173, %ENDIF169
10461057 %temp85.4 = phi float [ %result.i72, %IF173 ], [ %temp85.3, %ENDIF169 ]
10471058 %temp86.4 = phi float [ %result.i68, %IF173 ], [ %temp86.3, %ENDIF169 ]
10481059 %temp87.4 = phi float [ %result.i64, %IF173 ], [ %temp87.3, %ENDIF169 ]
1049 %temp92.10 = phi float [ %806, %IF173 ], [ %temp92.9, %ENDIF169 ]
1050 %temp93.4 = phi float [ %807, %IF173 ], [ %temp93.3, %ENDIF169 ]
1051 %temp94.4 = phi float [ %808, %IF173 ], [ %temp94.3, %ENDIF169 ]
1052 %809 = fcmp oge float %179, 2.670000e+03
1053 %810 = sext i1 %809 to i32
1054 %811 = bitcast i32 %810 to float
1055 %812 = bitcast float %811 to i32
1056 %813 = icmp ne i32 %812, 0
1057 br i1 %813, label %IF176, label %ENDIF175
1060 %temp92.10 = phi float [ %tmp818, %IF173 ], [ %temp92.9, %ENDIF169 ]
1061 %temp93.4 = phi float [ %tmp819, %IF173 ], [ %temp93.3, %ENDIF169 ]
1062 %temp94.4 = phi float [ %tmp820, %IF173 ], [ %temp94.3, %ENDIF169 ]
1063 %tmp821 = fcmp oge float %tmp181, 2.670000e+03
1064 %tmp822 = sext i1 %tmp821 to i32
1065 %tmp823 = bitcast i32 %tmp822 to float
1066 %tmp824 = bitcast float %tmp823 to i32
1067 %tmp825 = icmp ne i32 %tmp824, 0
1068 br i1 %tmp825, label %IF176, label %ENDIF175
10581069
10591070 IF176: ; preds = %ENDIF172
1060 %814 = fmul float %result.i, 0x3FB99999A0000000
1061 %815 = fcmp uge float 0.000000e+00, %814
1062 %816 = select i1 %815, float 0.000000e+00, float %814
1063 %817 = fcmp uge float %816, 0x3FD99999A0000000
1064 %818 = select i1 %817, float 0x3FD99999A0000000, float %816
1065 %one.sub.a.i57 = fsub float 1.000000e+00, %818
1066 %one.sub.ac.i58 = fmul float %one.sub.a.i57, %299
1067 %mul.i59 = fmul float %result.i172, %299
1071 %tmp826 = fmul float %result.i, 0x3FB99999A0000000
1072 %tmp827 = fcmp uge float 0.000000e+00, %tmp826
1073 %tmp828 = select i1 %tmp827, float 0.000000e+00, float %tmp826
1074 %tmp829 = fcmp uge float %tmp828, 0x3FD99999A0000000
1075 %tmp830 = select i1 %tmp829, float 0x3FD99999A0000000, float %tmp828
1076 %one.sub.a.i57 = fsub float 1.000000e+00, %tmp830
1077 %one.sub.ac.i58 = fmul float %one.sub.a.i57, %tmp304
1078 %mul.i59 = fmul float %result.i172, %tmp304
10681079 %result.i60 = fadd float %mul.i59, %one.sub.ac.i58
1069 %one.sub.a.i53 = fsub float 1.000000e+00, %818
1070 %one.sub.ac.i54 = fmul float %one.sub.a.i53, %300
1071 %mul.i55 = fmul float %result.i168, %300
1080 %one.sub.a.i53 = fsub float 1.000000e+00, %tmp830
1081 %one.sub.ac.i54 = fmul float %one.sub.a.i53, %tmp305
1082 %mul.i55 = fmul float %result.i168, %tmp305
10721083 %result.i56 = fadd float %mul.i55, %one.sub.ac.i54
1073 %one.sub.a.i49 = fsub float 1.000000e+00, %818
1074 %one.sub.ac.i50 = fmul float %one.sub.a.i49, %301
1075 %mul.i51 = fmul float %result.i164, %301
1084 %one.sub.a.i49 = fsub float 1.000000e+00, %tmp830
1085 %one.sub.ac.i50 = fmul float %one.sub.a.i49, %tmp306
1086 %mul.i51 = fmul float %result.i164, %tmp306
10761087 %result.i52 = fadd float %mul.i51, %one.sub.ac.i50
1077 %one.sub.a.i45 = fsub float 1.000000e+00, %818
1078 %one.sub.ac.i46 = fmul float %one.sub.a.i45, %302
1079 %mul.i47 = fmul float %result.i160, %302
1088 %one.sub.a.i45 = fsub float 1.000000e+00, %tmp830
1089 %one.sub.ac.i46 = fmul float %one.sub.a.i45, %tmp307
1090 %mul.i47 = fmul float %result.i160, %tmp307
10801091 %result.i48 = fadd float %mul.i47, %one.sub.ac.i46
1081 %819 = insertelement <4 x float> undef, float %328, i32 0
1082 %820 = insertelement <4 x float> %819, float %329, i32 1
1083 %821 = insertelement <4 x float> %820, float %330, i32 2
1084 %822 = insertelement <4 x float> %821, float 0.000000e+00, i32 3
1085 %823 = insertelement <4 x float> undef, float %63, i32 0
1086 %824 = insertelement <4 x float> %823, float %65, i32 1
1087 %825 = insertelement <4 x float> %824, float %67, i32 2
1088 %826 = insertelement <4 x float> %825, float 0.000000e+00, i32 3
1089 %827 = call float @llvm.AMDGPU.dp4(<4 x float> %822, <4 x float> %826)
1090 %828 = fcmp uge float 0x3FEB333340000000, %827
1091 %829 = select i1 %828, float 0x3FEB333340000000, float %827
1092 %830 = fmul float %8, %829
1093 %831 = fmul float %13, %829
1094 %832 = fmul float %18, %829
1095 %833 = insertelement <4 x float> undef, float %34, i32 0
1096 %834 = insertelement <4 x float> %833, float %35, i32 1
1097 %835 = insertelement <4 x float> %834, float %36, i32 2
1098 %836 = insertelement <4 x float> %835, float 0.000000e+00, i32 3
1099 %837 = insertelement <4 x float> undef, float %63, i32 0
1100 %838 = insertelement <4 x float> %837, float %65, i32 1
1101 %839 = insertelement <4 x float> %838, float %67, i32 2
1102 %840 = insertelement <4 x float> %839, float 0.000000e+00, i32 3
1103 %841 = call float @llvm.AMDGPU.dp4(<4 x float> %836, <4 x float> %840)
1104 %842 = fcmp uge float 0x3FECCCCCC0000000, %841
1105 %843 = select i1 %842, float 0x3FECCCCCC0000000, float %841
1106 %844 = fmul float %830, %843
1107 %845 = fmul float %831, %843
1108 %846 = fmul float %832, %843
1092 %tmp831 = insertelement <4 x float> undef, float %tmp333, i32 0
1093 %tmp832 = insertelement <4 x float> %tmp831, float %tmp334, i32 1
1094 %tmp833 = insertelement <4 x float> %tmp832, float %tmp335, i32 2
1095 %tmp834 = insertelement <4 x float> %tmp833, float 0.000000e+00, i32 3
1096 %tmp835 = insertelement <4 x float> undef, float %tmp63, i32 0
1097 %tmp836 = insertelement <4 x float> %tmp835, float %tmp65, i32 1
1098 %tmp837 = insertelement <4 x float> %tmp836, float %tmp67, i32 2
1099 %tmp838 = insertelement <4 x float> %tmp837, float 0.000000e+00, i32 3
1100 %tmp839 = call float @llvm.r600.dot4(<4 x float> %tmp834, <4 x float> %tmp838)
1101 %tmp840 = fcmp uge float 0x3FEB333340000000, %tmp839
1102 %tmp841 = select i1 %tmp840, float 0x3FEB333340000000, float %tmp839
1103 %tmp842 = fmul float %tmp8, %tmp841
1104 %tmp843 = fmul float %tmp13, %tmp841
1105 %tmp844 = fmul float %tmp18, %tmp841
1106 %tmp845 = insertelement <4 x float> undef, float %tmp34, i32 0
1107 %tmp846 = insertelement <4 x float> %tmp845, float %tmp35, i32 1
1108 %tmp847 = insertelement <4 x float> %tmp846, float %tmp36, i32 2
1109 %tmp848 = insertelement <4 x float> %tmp847, float 0.000000e+00, i32 3
1110 %tmp849 = insertelement <4 x float> undef, float %tmp63, i32 0
1111 %tmp850 = insertelement <4 x float> %tmp849, float %tmp65, i32 1
1112 %tmp851 = insertelement <4 x float> %tmp850, float %tmp67, i32 2
1113 %tmp852 = insertelement <4 x float> %tmp851, float 0.000000e+00, i32 3
1114 %tmp853 = call float @llvm.r600.dot4(<4 x float> %tmp848, <4 x float> %tmp852)
1115 %tmp854 = fcmp uge float 0x3FECCCCCC0000000, %tmp853
1116 %tmp855 = select i1 %tmp854, float 0x3FECCCCCC0000000, float %tmp853
1117 %tmp856 = fmul float %tmp842, %tmp855
1118 %tmp857 = fmul float %tmp843, %tmp855
1119 %tmp858 = fmul float %tmp844, %tmp855
11091120 br label %ENDIF175
11101121
11111122 ENDIF175: ; preds = %IF176, %ENDIF172
11131124 %temp85.5 = phi float [ %result.i56, %IF176 ], [ %temp85.4, %ENDIF172 ]
11141125 %temp86.5 = phi float [ %result.i52, %IF176 ], [ %temp86.4, %ENDIF172 ]
11151126 %temp87.5 = phi float [ %result.i48, %IF176 ], [ %temp87.4, %ENDIF172 ]
1116 %temp92.11 = phi float [ %844, %IF176 ], [ %temp92.10, %ENDIF172 ]
1117 %temp93.5 = phi float [ %845, %IF176 ], [ %temp93.4, %ENDIF172 ]
1118 %temp94.5 = phi float [ %846, %IF176 ], [ %temp94.4, %ENDIF172 ]
1119 %847 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 10)
1120 %848 = extractelement <4 x float> %847, i32 0
1121 %849 = fcmp olt float %848, %179
1122 %850 = sext i1 %849 to i32
1123 %851 = bitcast i32 %850 to float
1124 %852 = bitcast float %851 to i32
1125 %853 = icmp ne i32 %852, 0
1126 br i1 %853, label %IF179, label %ENDIF178
1127 %temp92.11 = phi float [ %tmp856, %IF176 ], [ %temp92.10, %ENDIF172 ]
1128 %temp93.5 = phi float [ %tmp857, %IF176 ], [ %temp93.4, %ENDIF172 ]
1129 %temp94.5 = phi float [ %tmp858, %IF176 ], [ %temp94.4, %ENDIF172 ]
1130 %tmp859 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 10)
1131 %tmp860 = extractelement <4 x float> %tmp859, i32 0
1132 %tmp861 = fcmp olt float %tmp860, %tmp181
1133 %tmp862 = sext i1 %tmp861 to i32
1134 %tmp863 = bitcast i32 %tmp862 to float
1135 %tmp864 = bitcast float %tmp863 to i32
1136 %tmp865 = icmp ne i32 %tmp864, 0
1137 br i1 %tmp865, label %IF179, label %ENDIF178
11271138
11281139 IF179: ; preds = %ENDIF175
1129 %854 = fadd float %result.i, 1.000000e+00
1130 %855 = fadd float %result.i, 1.000000e+00
1131 %856 = fadd float %result.i, 1.000000e+00
1132 %857 = insertelement <4 x float> undef, float %43, i32 0
1133 %858 = insertelement <4 x float> %857, float %44, i32 1
1134 %859 = insertelement <4 x float> %858, float %45, i32 2
1135 %860 = insertelement <4 x float> %859, float 0.000000e+00, i32 3
1136 %861 = insertelement <4 x float> undef, float %43, i32 0
1137 %862 = insertelement <4 x float> %861, float %44, i32 1
1138 %863 = insertelement <4 x float> %862, float %45, i32 2
1139 %864 = insertelement <4 x float> %863, float 0.000000e+00, i32 3
1140 %865 = call float @llvm.AMDGPU.dp4(<4 x float> %860, <4 x float> %864)
1141 %866 = call float @llvm.AMDGPU.rsq.clamped.f32(float %865)
1142 %867 = fmul float %45, %866
1143 %868 = call float @fabs(float %867)
1144 %869 = fmul float %176, 0x3FECCCCCC0000000
1145 %870 = fadd float %869, %868
1146 %871 = fadd float %870, 0xBFEFAE1480000000
1147 %872 = fmul float %871, 0xC043FFFE20000000
1148 %873 = call float @llvm.AMDGPU.clamp.f32(float %872, float 0.000000e+00, float 1.000000e+00)
1149 %874 = fmul float 2.000000e+00, %873
1150 %875 = fsub float -0.000000e+00, %874
1151 %876 = fadd float 3.000000e+00, %875
1152 %877 = fmul float %873, %876
1153 %878 = fmul float %873, %877
1154 %one.sub.a.i41 = fsub float 1.000000e+00, %878
1155 %one.sub.ac.i42 = fmul float %one.sub.a.i41, %854
1156 %mul.i43 = fmul float %temp84.5, %854
1140 %tmp866 = fadd float %result.i, 1.000000e+00
1141 %tmp867 = fadd float %result.i, 1.000000e+00
1142 %tmp868 = fadd float %result.i, 1.000000e+00
1143 %tmp869 = insertelement <4 x float> undef, float %tmp43, i32 0
1144 %tmp870 = insertelement <4 x float> %tmp869, float %tmp44, i32 1
1145 %tmp871 = insertelement <4 x float> %tmp870, float %tmp45, i32 2
1146 %tmp872 = insertelement <4 x float> %tmp871, float 0.000000e+00, i32 3
1147 %tmp873 = insertelement <4 x float> undef, float %tmp43, i32 0
1148 %tmp874 = insertelement <4 x float> %tmp873, float %tmp44, i32 1
1149 %tmp875 = insertelement <4 x float> %tmp874, float %tmp45, i32 2
1150 %tmp876 = insertelement <4 x float> %tmp875, float 0.000000e+00, i32 3
1151 %tmp877 = call float @llvm.r600.dot4(<4 x float> %tmp872, <4 x float> %tmp876)
1152 %tmp878 = call float @llvm.AMDGPU.rsq.clamped.f32(float %tmp877)
1153 %tmp879 = fmul float %tmp45, %tmp878
1154 %tmp880 = call float @fabs(float %tmp879)
1155 %tmp881 = fmul float %tmp178, 0x3FECCCCCC0000000
1156 %tmp882 = fadd float %tmp881, %tmp880
1157 %tmp883 = fadd float %tmp882, 0xBFEFAE1480000000
1158 %tmp884 = fmul float %tmp883, 0xC043FFFE20000000
1159 %tmp885 = call float @llvm.AMDGPU.clamp.f32(float %tmp884, float 0.000000e+00, float 1.000000e+00)
1160 %tmp886 = fmul float 2.000000e+00, %tmp885
1161 %tmp887 = fsub float -0.000000e+00, %tmp886
1162 %tmp888 = fadd float 3.000000e+00, %tmp887
1163 %tmp889 = fmul float %tmp885, %tmp888
1164 %tmp890 = fmul float %tmp885, %tmp889
1165 %one.sub.a.i41 = fsub float 1.000000e+00, %tmp890
1166 %one.sub.ac.i42 = fmul float %one.sub.a.i41, %tmp866
1167 %mul.i43 = fmul float %temp84.5, %tmp866
11571168 %result.i44 = fadd float %mul.i43, %one.sub.ac.i42
1158 %one.sub.a.i37 = fsub float 1.000000e+00, %878
1159 %one.sub.ac.i38 = fmul float %one.sub.a.i37, %855
1160 %mul.i39 = fmul float %temp85.5, %855
1169 %one.sub.a.i37 = fsub float 1.000000e+00, %tmp890
1170 %one.sub.ac.i38 = fmul float %one.sub.a.i37, %tmp867
1171 %mul.i39 = fmul float %temp85.5, %tmp867
11611172 %result.i40 = fadd float %mul.i39, %one.sub.ac.i38
1162 %one.sub.a.i33 = fsub float 1.000000e+00, %878
1163 %one.sub.ac.i34 = fmul float %one.sub.a.i33, %856
1164 %mul.i35 = fmul float %temp86.5, %856
1173 %one.sub.a.i33 = fsub float 1.000000e+00, %tmp890
1174 %one.sub.ac.i34 = fmul float %one.sub.a.i33, %tmp868
1175 %mul.i35 = fmul float %temp86.5, %tmp868
11651176 %result.i36 = fadd float %mul.i35, %one.sub.ac.i34
1166 %one.sub.a.i29 = fsub float 1.000000e+00, %878
1177 %one.sub.a.i29 = fsub float 1.000000e+00, %tmp890
11671178 %one.sub.ac.i30 = fmul float %one.sub.a.i29, 0.000000e+00
11681179 %mul.i31 = fmul float %temp87.5, 0.000000e+00
11691180 %result.i32 = fadd float %mul.i31, %one.sub.ac.i30
1170 %879 = fmul float %result.i, 5.000000e-01
1171 %880 = fcmp uge float 0x3FE4CCCCC0000000, %879
1172 %881 = select i1 %880, float 0x3FE4CCCCC0000000, float %879
1173 %882 = fcmp uge float %881, 0x3FE3333340000000
1174 %883 = select i1 %882, float 0x3FE3333340000000, float %881
1175 %one.sub.a.i25 = fsub float 1.000000e+00, %883
1181 %tmp891 = fmul float %result.i, 5.000000e-01
1182 %tmp892 = fcmp uge float 0x3FE4CCCCC0000000, %tmp891
1183 %tmp893 = select i1 %tmp892, float 0x3FE4CCCCC0000000, float %tmp891
1184 %tmp894 = fcmp uge float %tmp893, 0x3FE3333340000000
1185 %tmp895 = select i1 %tmp894, float 0x3FE3333340000000, float %tmp893
1186 %one.sub.a.i25 = fsub float 1.000000e+00, %tmp895
11761187 %one.sub.ac.i26 = fmul float %one.sub.a.i25, %temp84.5
11771188 %mul.i27 = fmul float %result.i44, %temp84.5
11781189 %result.i28 = fadd float %mul.i27, %one.sub.ac.i26
1179 %one.sub.a.i21 = fsub float 1.000000e+00, %883
1190 %one.sub.a.i21 = fsub float 1.000000e+00, %tmp895
11801191 %one.sub.ac.i22 = fmul float %one.sub.a.i21, %temp85.5
11811192 %mul.i23 = fmul float %result.i40, %temp85.5
11821193 %result.i24 = fadd float %mul.i23, %one.sub.ac.i22
1183 %one.sub.a.i17 = fsub float 1.000000e+00, %883
1194 %one.sub.a.i17 = fsub float 1.000000e+00, %tmp895
11841195 %one.sub.ac.i18 = fmul float %one.sub.a.i17, %temp86.5
11851196 %mul.i19 = fmul float %result.i36, %temp86.5
11861197 %result.i20 = fadd float %mul.i19, %one.sub.ac.i18
1187 %one.sub.a.i13 = fsub float 1.000000e+00, %883
1198 %one.sub.a.i13 = fsub float 1.000000e+00, %tmp895
11881199 %one.sub.ac.i14 = fmul float %one.sub.a.i13, %temp87.5
11891200 %mul.i15 = fmul float %result.i32, %temp87.5
11901201 %result.i16 = fadd float %mul.i15, %one.sub.ac.i14
1191 %884 = insertelement <4 x float> undef, float %328, i32 0
1192 %885 = insertelement <4 x float> %884, float %329, i32 1
1193 %886 = insertelement <4 x float> %885, float %330, i32 2
1194 %887 = insertelement <4 x float> %886, float 0.000000e+00, i32 3
1195 %888 = insertelement <4 x float> undef, float %63, i32 0
1196 %889 = insertelement <4 x float> %888, float %65, i32 1
1197 %890 = insertelement <4 x float> %889, float %67, i32 2
1198 %891 = insertelement <4 x float> %890, float 0.000000e+00, i32 3
1199 %892 = call float @llvm.AMDGPU.dp4(<4 x float> %887, <4 x float> %891)
1200 %893 = fcmp uge float 0x3FE99999A0000000, %892
1201 %894 = select i1 %893, float 0x3FE99999A0000000, float %892
1202 %895 = fmul float %8, %894
1203 %896 = fmul float %13, %894
1204 %897 = fmul float %18, %894
1205 %898 = insertelement <4 x float> undef, float %34, i32 0
1206 %899 = insertelement <4 x float> %898, float %35, i32 1
1207 %900 = insertelement <4 x float> %899, float %36, i32 2
1208 %901 = insertelement <4 x float> %900, float 0.000000e+00, i32 3
1209 %902 = insertelement <4 x float> undef, float %63, i32 0
1210 %903 = insertelement <4 x float> %902, float %65, i32 1
1211 %904 = insertelement <4 x float> %903, float %67, i32 2
1212 %905 = insertelement <4 x float> %904, float 0.000000e+00, i32 3
1213 %906 = call float @llvm.AMDGPU.dp4(<4 x float> %901, <4 x float> %905)
1214 %907 = fcmp uge float 0x3FECCCCCC0000000, %906
1215 %908 = select i1 %907, float 0x3FECCCCCC0000000, float %906
1216 %909 = fmul float %895, %908
1217 %910 = fmul float %896, %908
1218 %911 = fmul float %897, %908
1202 %tmp896 = insertelement <4 x float> undef, float %tmp333, i32 0
1203 %tmp897 = insertelement <4 x float> %tmp896, float %tmp334, i32 1
1204 %tmp898 = insertelement <4 x float> %tmp897, float %tmp335, i32 2
1205 %tmp899 = insertelement <4 x float> %tmp898, float 0.000000e+00, i32 3
1206 %tmp900 = insertelement <4 x float> undef, float %tmp63, i32 0
1207 %tmp901 = insertelement <4 x float> %tmp900, float %tmp65, i32 1
1208 %tmp902 = insertelement <4 x float> %tmp901, float %tmp67, i32 2
1209 %tmp903 = insertelement <4 x float> %tmp902, float 0.000000e+00, i32 3
1210 %tmp904 = call float @llvm.r600.dot4(<4 x float> %tmp899, <4 x float> %tmp903)
1211 %tmp905 = fcmp uge float 0x3FE99999A0000000, %tmp904
1212 %tmp906 = select i1 %tmp905, float 0x3FE99999A0000000, float %tmp904
1213 %tmp907 = fmul float %tmp8, %tmp906
1214 %tmp908 = fmul float %tmp13, %tmp906
1215 %tmp909 = fmul float %tmp18, %tmp906
1216 %tmp910 = insertelement <4 x float> undef, float %tmp34, i32 0
1217 %tmp911 = insertelement <4 x float> %tmp910, float %tmp35, i32 1
1218 %tmp912 = insertelement <4 x float> %tmp911, float %tmp36, i32 2
1219 %tmp913 = insertelement <4 x float> %tmp912, float 0.000000e+00, i32 3
1220 %tmp914 = insertelement <4 x float> undef, float %tmp63, i32 0
1221 %tmp915 = insertelement <4 x float> %tmp914, float %tmp65, i32 1
1222 %tmp916 = insertelement <4 x float> %tmp915, float %tmp67, i32 2
1223 %tmp917 = insertelement <4 x float> %tmp916, float 0.000000e+00, i32 3
1224 %tmp918 = call float @llvm.r600.dot4(<4 x float> %tmp913, <4 x float> %tmp917)
1225 %tmp919 = fcmp uge float 0x3FECCCCCC0000000, %tmp918
1226 %tmp920 = select i1 %tmp919, float 0x3FECCCCCC0000000, float %tmp918
1227 %tmp921 = fmul float %tmp907, %tmp920
1228 %tmp922 = fmul float %tmp908, %tmp920
1229 %tmp923 = fmul float %tmp909, %tmp920
12191230 br label %ENDIF178
12201231
12211232 ENDIF178: ; preds = %IF179, %ENDIF175
12231234 %temp85.6 = phi float [ %result.i24, %IF179 ], [ %temp85.5, %ENDIF175 ]
12241235 %temp86.6 = phi float [ %result.i20, %IF179 ], [ %temp86.5, %ENDIF175 ]
12251236 %temp87.6 = phi float [ %result.i16, %IF179 ], [ %temp87.5, %ENDIF175 ]
1226 %temp92.12 = phi float [ %909, %IF179 ], [ %temp92.11, %ENDIF175 ]
1227 %temp93.6 = phi float [ %910, %IF179 ], [ %temp93.5, %ENDIF175 ]
1228 %temp94.6 = phi float [ %911, %IF179 ], [ %temp94.5, %ENDIF175 ]
1229 %912 = fmul float %55, %temp92.12
1230 %913 = fmul float %57, %temp93.6
1231 %914 = fmul float %59, %temp94.6
1232 %915 = fmul float %61, 0.000000e+00
1233 %916 = fmul float %temp84.6, %912
1234 %917 = fmul float %temp85.6, %913
1235 %918 = fmul float %temp86.6, %914
1236 %919 = fmul float %temp87.6, %915
1237 %920 = fmul float %2, -2.000000e+00
1238 %921 = fadd float %920, 1.000000e+00
1239 %922 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 23)
1240 %923 = extractelement <4 x float> %922, i32 2
1241 %924 = fsub float -0.000000e+00, %923
1242 %925 = fadd float %921, %924
1243 %926 = fdiv float 1.000000e+00, %925
1244 %927 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 24)
1245 %928 = extractelement <4 x float> %927, i32 2
1246 %929 = fmul float %928, %926
1247 %930 = fsub float -0.000000e+00, %53
1248 %931 = fmul float %930, %53
1249 %932 = fmul float %931, %929
1250 %933 = fmul float %932, %929
1251 %934 = fmul float %933, 0x3FF7154760000000
1252 %935 = call float @llvm.exp2.f32(float %934)
1253 %936 = fcmp oeq float %53, 1.000000e+00
1254 %937 = sext i1 %936 to i32
1255 %938 = bitcast i32 %937 to float
1256 %939 = bitcast float %938 to i32
1257 %940 = icmp ne i32 %939, 0
1258 %.184 = select i1 %940, float 1.000000e+00, float %935
1237 %temp92.12 = phi float [ %tmp921, %IF179 ], [ %temp92.11, %ENDIF175 ]
1238 %temp93.6 = phi float [ %tmp922, %IF179 ], [ %temp93.5, %ENDIF175 ]
1239 %temp94.6 = phi float [ %tmp923, %IF179 ], [ %temp94.5, %ENDIF175 ]
1240 %tmp924 = fmul float %tmp55, %temp92.12
1241 %tmp925 = fmul float %tmp57, %temp93.6
1242 %tmp926 = fmul float %tmp59, %temp94.6
1243 %tmp927 = fmul float %tmp61, 0.000000e+00
1244 %tmp928 = fmul float %temp84.6, %tmp924
1245 %tmp929 = fmul float %temp85.6, %tmp925
1246 %tmp930 = fmul float %temp86.6, %tmp926
1247 %tmp931 = fmul float %temp87.6, %tmp927
1248 %tmp932 = fmul float %tmp2, -2.000000e+00
1249 %tmp933 = fadd float %tmp932, 1.000000e+00
1250 %tmp934 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 23)
1251 %tmp935 = extractelement <4 x float> %tmp934, i32 2
1252 %tmp936 = fsub float -0.000000e+00, %tmp935
1253 %tmp937 = fadd float %tmp933, %tmp936
1254 %tmp938 = fdiv float 1.000000e+00, %tmp937
1255 %tmp939 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 24)
1256 %tmp940 = extractelement <4 x float> %tmp939, i32 2
1257 %tmp941 = fmul float %tmp940, %tmp938
1258 %tmp942 = fsub float -0.000000e+00, %tmp53
1259 %tmp943 = fmul float %tmp942, %tmp53
1260 %tmp944 = fmul float %tmp943, %tmp941
1261 %tmp945 = fmul float %tmp944, %tmp941
1262 %tmp946 = fmul float %tmp945, 0x3FF7154760000000
1263 %tmp947 = call float @llvm.exp2.f32(float %tmp946)
1264 %tmp948 = fcmp oeq float %tmp53, 1.000000e+00
1265 %tmp949 = sext i1 %tmp948 to i32
1266 %tmp950 = bitcast i32 %tmp949 to float
1267 %tmp951 = bitcast float %tmp950 to i32
1268 %tmp952 = icmp ne i32 %tmp951, 0
1269 %.184 = select i1 %tmp952, float 1.000000e+00, float %tmp947
12591270 %one.sub.a.i9 = fsub float 1.000000e+00, %.184
1260 %one.sub.ac.i10 = fmul float %one.sub.a.i9, %47
1261 %mul.i11 = fmul float %916, %47
1271 %one.sub.ac.i10 = fmul float %one.sub.a.i9, %tmp47
1272 %mul.i11 = fmul float %tmp928, %tmp47
12621273 %result.i12 = fadd float %mul.i11, %one.sub.ac.i10
12631274 %one.sub.a.i5 = fsub float 1.000000e+00, %.184
1264 %one.sub.ac.i6 = fmul float %one.sub.a.i5, %49
1265 %mul.i7 = fmul float %917, %49
1275 %one.sub.ac.i6 = fmul float %one.sub.a.i5, %tmp49
1276 %mul.i7 = fmul float %tmp929, %tmp49
12661277 %result.i8 = fadd float %mul.i7, %one.sub.ac.i6
12671278 %one.sub.a.i1 = fsub float 1.000000e+00, %.184
1268 %one.sub.ac.i2 = fmul float %one.sub.a.i1, %51
1269 %mul.i3 = fmul float %918, %51
1279 %one.sub.ac.i2 = fmul float %one.sub.a.i1, %tmp51
1280 %mul.i3 = fmul float %tmp930, %tmp51
12701281 %result.i4 = fadd float %mul.i3, %one.sub.ac.i2
1271 %941 = insertelement <4 x float> undef, float %result.i12, i32 0
1272 %942 = insertelement <4 x float> %941, float %result.i8, i32 1
1273 %943 = insertelement <4 x float> %942, float %result.i4, i32 2
1274 %944 = insertelement <4 x float> %943, float %919, i32 3
1275 call void @llvm.R600.store.swizzle(<4 x float> %944, i32 0, i32 0)
1282 %tmp953 = insertelement <4 x float> undef, float %result.i12, i32 0
1283 %tmp954 = insertelement <4 x float> %tmp953, float %result.i8, i32 1
1284 %tmp955 = insertelement <4 x float> %tmp954, float %result.i4, i32 2
1285 %tmp956 = insertelement <4 x float> %tmp955, float %tmp931, i32 3
1286 call void @llvm.R600.store.swizzle(<4 x float> %tmp956, i32 0, i32 0)
12761287 ret void
12771288 }
12781289
1279 ; Function Attrs: readnone
1280 declare float @llvm.AMDGPU.dp4(<4 x float>, <4 x float>) #2
1281
12821290 ; Function Attrs: nounwind readnone
1283 declare float @llvm.AMDGPU.rsq.clamped.f32(float) #3
1284
1285 ; Function Attrs: readnone
1286 declare <4 x float> @llvm.AMDGPU.tex(<4 x float>, i32, i32, i32) #2
1287
1288 ; Function Attrs: readonly
1289 declare float @fabs(float) #4
1290
1291 declare float @llvm.exp2.f32(float) #3
1292
1293 ; Function Attrs: readnone
1294 declare float @llvm.AMDGPU.clamp.f32(float, float, float) #2
1291 declare float @llvm.r600.dot4(<4 x float>, <4 x float>) #0
1292
1293 ; Function Attrs: nounwind readnone
1294 declare float @llvm.AMDGPU.rsq.clamped.f32(float) #0
1295
1296 ; Function Attrs: nounwind readonly
1297 declare float @fabs(float) #1
1298
1299 ; Function Attrs: nounwind readnone
1300 declare float @llvm.exp2.f32(float) #0
1301
1302 ; Function Attrs: nounwind readnone
1303 declare float @llvm.AMDGPU.clamp.f32(float, float, float) #0
12951304
12961305 declare void @llvm.R600.store.swizzle(<4 x float>, i32, i32)
12971306
1298 attributes #0 = { alwaysinline nounwind readnone }
1299 attributes #2 = { readnone }
1300 attributes #3 = { nounwind readnone }
1301 attributes #4 = { readonly }
1307 ; Function Attrs: nounwind readnone
1308 declare <4 x float> @llvm.r600.tex(<4 x float>, i32, i32, i32, i32, i32, i32, i32, i32, i32) #0
1309
1310 attributes #0 = { nounwind readnone }
1311 attributes #1 = { nounwind readonly }
+0
-27
test/CodeGen/AMDGPU/dot4-folding.ll less more
None ;RUN: llc < %s -march=r600 -mcpu=redwood | FileCheck %s
1
2 ; Exactly one constant vector can be folded into dot4, which means exactly
3 ; 4 MOV instructions
4 ; CHECK: {{^}}main:
5 ; CHECK: MOV
6 ; CHECK: MOV
7 ; CHECK: MOV
8 ; CHECK: MOV
9 ; CHECK-NOT: MOV
10 ; CHECK-NOT: MOV
11 ; CHECK-NOT: MOV
12 ; CHECK-NOT: MOV
13
14 define void @main(float addrspace(1)* %out) {
15 main_body:
16 %0 = load <4 x float>, <4 x float> addrspace(8)* null
17 %1 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 1)
18 %2 = call float @llvm.AMDGPU.dp4(<4 x float> %0,<4 x float> %1)
19 %3 = insertelement <4 x float> undef, float %2, i32 0
20 call void @llvm.R600.store.swizzle(<4 x float> %3, i32 0, i32 0)
21 ret void
22 }
23
24 declare float @llvm.AMDGPU.dp4(<4 x float>, <4 x float>) #1
25 declare void @llvm.R600.store.swizzle(<4 x float>, i32, i32)
26 attributes #1 = { readnone }
88
99 define amdgpu_ps void @fetch_limits_r600() {
1010 entry:
11 %0 = load <4 x float>, <4 x float> addrspace(8)* null
12 %1 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 1)
13 %2 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 2)
14 %3 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 3)
15 %4 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 4)
16 %5 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 5)
17 %6 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 6)
18 %7 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 7)
19 %8 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 8)
20 %res0 = call <4 x float> @llvm.AMDGPU.tex(<4 x float> %0, i32 0, i32 0, i32 1)
21 %res1 = call <4 x float> @llvm.AMDGPU.tex(<4 x float> %1, i32 0, i32 0, i32 1)
22 %res2 = call <4 x float> @llvm.AMDGPU.tex(<4 x float> %2, i32 0, i32 0, i32 1)
23 %res3 = call <4 x float> @llvm.AMDGPU.tex(<4 x float> %3, i32 0, i32 0, i32 1)
24 %res4 = call <4 x float> @llvm.AMDGPU.tex(<4 x float> %4, i32 0, i32 0, i32 1)
25 %res5 = call <4 x float> @llvm.AMDGPU.tex(<4 x float> %5, i32 0, i32 0, i32 1)
26 %res6 = call <4 x float> @llvm.AMDGPU.tex(<4 x float> %6, i32 0, i32 0, i32 1)
27 %res7 = call <4 x float> @llvm.AMDGPU.tex(<4 x float> %7, i32 0, i32 0, i32 1)
28 %res8 = call <4 x float> @llvm.AMDGPU.tex(<4 x float> %8, i32 0, i32 0, i32 1)
29 %a = fadd <4 x float> %res0, %res1
30 %b = fadd <4 x float> %res2, %res3
31 %c = fadd <4 x float> %res4, %res5
32 %d = fadd <4 x float> %res6, %res7
33 %e = fadd <4 x float> %res8, %a
34
11 %tmp = load <4 x float>, <4 x float> addrspace(8)* null
12 %tmp1 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 1)
13 %tmp2 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 2)
14 %tmp3 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 3)
15 %tmp4 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 4)
16 %tmp5 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 5)
17 %tmp6 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 6)
18 %tmp7 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 7)
19 %tmp8 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 8)
20 %tmp9 = shufflevector <4 x float> %tmp, <4 x float> %tmp, <4 x i32>
21 %tmp10 = call <4 x float> @llvm.r600.tex(<4 x float> %tmp9, i32 0, i32 0, i32 0, i32 0, i32 0, i32 1, i32 1, i32 1, i32 1)
22 %tmp11 = shufflevector <4 x float> %tmp1, <4 x float> %tmp1, <4 x i32>
23 %tmp12 = call <4 x float> @llvm.r600.tex(<4 x float> %tmp11, i32 0, i32 0, i32 0, i32 0, i32 0, i32 1, i32 1, i32 1, i32 1)
24 %tmp13 = shufflevector <4 x float> %tmp2, <4 x float> %tmp2, <4 x i32>
25 %tmp14 = call <4 x float> @llvm.r600.tex(<4 x float> %tmp13, i32 0, i32 0, i32 0, i32 0, i32 0, i32 1, i32 1, i32 1, i32 1)
26 %tmp15 = shufflevector <4 x float> %tmp3, <4 x float> %tmp3, <4 x i32>
27 %tmp16 = call <4 x float> @llvm.r600.tex(<4 x float> %tmp15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 1, i32 1, i32 1, i32 1)
28 %tmp17 = shufflevector <4 x float> %tmp4, <4 x float> %tmp4, <4 x i32>
29 %tmp18 = call <4 x float> @llvm.r600.tex(<4 x float> %tmp17, i32 0, i32 0, i32 0, i32 0, i32 0, i32 1, i32 1, i32 1, i32 1)
30 %tmp19 = shufflevector <4 x float> %tmp5, <4 x float> %tmp5, <4 x i32>
31 %tmp20 = call <4 x float> @llvm.r600.tex(<4 x float> %tmp19, i32 0, i32 0, i32 0, i32 0, i32 0, i32 1, i32 1, i32 1, i32 1)
32 %tmp21 = shufflevector <4 x float> %tmp6, <4 x float> %tmp6, <4 x i32>
33 %tmp22 = call <4 x float> @llvm.r600.tex(<4 x float> %tmp21, i32 0, i32 0, i32 0, i32 0, i32 0, i32 1, i32 1, i32 1, i32 1)
34 %tmp23 = shufflevector <4 x float> %tmp7, <4 x float> %tmp7, <4 x i32>
35 %tmp24 = call <4 x float> @llvm.r600.tex(<4 x float> %tmp23, i32 0, i32 0, i32 0, i32 0, i32 0, i32 1, i32 1, i32 1, i32 1)
36 %tmp25 = shufflevector <4 x float> %tmp8, <4 x float> %tmp8, <4 x i32>
37 %tmp26 = call <4 x float> @llvm.r600.tex(<4 x float> %tmp25, i32 0, i32 0, i32 0, i32 0, i32 0, i32 1, i32 1, i32 1, i32 1)
38 %a = fadd <4 x float> %tmp10, %tmp12
39 %b = fadd <4 x float> %tmp14, %tmp16
40 %c = fadd <4 x float> %tmp18, %tmp20
41 %d = fadd <4 x float> %tmp22, %tmp24
42 %e = fadd <4 x float> %tmp26, %a
3543 %bc = fadd <4 x float> %b, %c
3644 %de = fadd <4 x float> %d, %e
37
3845 %bcde = fadd <4 x float> %bc, %de
39
4046 call void @llvm.R600.store.swizzle(<4 x float> %bcde, i32 0, i32 1)
4147 ret void
4248 }
4349
44 declare <4 x float> @llvm.AMDGPU.tex(<4 x float>, i32, i32, i32) readnone
4550 declare void @llvm.R600.store.swizzle(<4 x float>, i32, i32)
51
52 ; Function Attrs: readnone
53 declare <4 x float> @llvm.r600.tex(<4 x float>, i32, i32, i32, i32, i32, i32, i32, i32, i32) #0
54
55 attributes #0 = { nounwind readnone }
3434 %14 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 14)
3535 %15 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 15)
3636 %16 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 16)
37 %res0 = call <4 x float> @llvm.AMDGPU.tex(<4 x float> %0, i32 0, i32 0, i32 1)
38 %res1 = call <4 x float> @llvm.AMDGPU.tex(<4 x float> %1, i32 0, i32 0, i32 1)
39 %res2 = call <4 x float> @llvm.AMDGPU.tex(<4 x float> %2, i32 0, i32 0, i32 1)
40 %res3 = call <4 x float> @llvm.AMDGPU.tex(<4 x float> %3, i32 0, i32 0, i32 1)
41 %res4 = call <4 x float> @llvm.AMDGPU.tex(<4 x float> %4, i32 0, i32 0, i32 1)
42 %res5 = call <4 x float> @llvm.AMDGPU.tex(<4 x float> %5, i32 0, i32 0, i32 1)
43 %res6 = call <4 x float> @llvm.AMDGPU.tex(<4 x float> %6, i32 0, i32 0, i32 1)
44 %res7 = call <4 x float> @llvm.AMDGPU.tex(<4 x float> %7, i32 0, i32 0, i32 1)
45 %res8 = call <4 x float> @llvm.AMDGPU.tex(<4 x float> %8, i32 0, i32 0, i32 1)
46 %res9 = call <4 x float> @llvm.AMDGPU.tex(<4 x float> %9, i32 0, i32 0, i32 1)
47 %res10 = call <4 x float> @llvm.AMDGPU.tex(<4 x float> %10, i32 0, i32 0, i32 1)
48 %res11 = call <4 x float> @llvm.AMDGPU.tex(<4 x float> %11, i32 0, i32 0, i32 1)
49 %res12 = call <4 x float> @llvm.AMDGPU.tex(<4 x float> %12, i32 0, i32 0, i32 1)
50 %res13 = call <4 x float> @llvm.AMDGPU.tex(<4 x float> %13, i32 0, i32 0, i32 1)
51 %res14 = call <4 x float> @llvm.AMDGPU.tex(<4 x float> %14, i32 0, i32 0, i32 1)
52 %res15 = call <4 x float> @llvm.AMDGPU.tex(<4 x float> %15, i32 0, i32 0, i32 1)
53 %res16 = call <4 x float> @llvm.AMDGPU.tex(<4 x float> %16, i32 0, i32 0, i32 1)
54 %a = fadd <4 x float> %res0, %res1
55 %b = fadd <4 x float> %res2, %res3
56 %c = fadd <4 x float> %res4, %res5
57 %d = fadd <4 x float> %res6, %res7
58 %e = fadd <4 x float> %res8, %res9
59 %f = fadd <4 x float> %res10, %res11
60 %g = fadd <4 x float> %res12, %res13
61 %h = fadd <4 x float> %res14, %res15
62 %i = fadd <4 x float> %res16, %a
63
37 %17 = shufflevector <4 x float> %0, <4 x float> %0, <4 x i32>
38 %18 = call <4 x float> @llvm.r600.tex(<4 x float> %17, i32 0, i32 0, i32 0, i32 0, i32 0, i32 1, i32 1, i32 1, i32 1)
39 %19 = shufflevector <4 x float> %1, <4 x float> %1, <4 x i32>
40 %20 = call <4 x float> @llvm.r600.tex(<4 x float> %19, i32 0, i32 0, i32 0, i32 0, i32 0, i32 1, i32 1, i32 1, i32 1)
41 %21 = shufflevector <4 x float> %2, <4 x float> %2, <4 x i32>
42 %22 = call <4 x float> @llvm.r600.tex(<4 x float> %21, i32 0, i32 0, i32 0, i32 0, i32 0, i32 1, i32 1, i32 1, i32 1)
43 %23 = shufflevector <4 x float> %3, <4 x float> %3, <4 x i32>
44 %24 = call <4 x float> @llvm.r600.tex(<4 x float> %23, i32 0, i32 0, i32 0, i32 0, i32 0, i32 1, i32 1, i32 1, i32 1)
45 %25 = shufflevector <4 x float> %4, <4 x float> %4, <4 x i32>
46 %26 = call <4 x float> @llvm.r600.tex(<4 x float> %25, i32 0, i32 0, i32 0, i32 0, i32 0, i32 1, i32 1, i32 1, i32 1)
47 %27 = shufflevector <4 x float> %5, <4 x float> %5, <4 x i32>
48 %28 = call <4 x float> @llvm.r600.tex(<4 x float> %27, i32 0, i32 0, i32 0, i32 0, i32 0, i32 1, i32 1, i32 1, i32 1)
49 %29 = shufflevector <4 x float> %6, <4 x float> %6, <4 x i32>
50 %30 = call <4 x float> @llvm.r600.tex(<4 x float> %29, i32 0, i32 0, i32 0, i32 0, i32 0, i32 1, i32 1, i32 1, i32 1)
51 %31 = shufflevector <4 x float> %7, <4 x float> %7, <4 x i32>
52 %32 = call <4 x float> @llvm.r600.tex(<4 x float> %31, i32 0, i32 0, i32 0, i32 0, i32 0, i32 1, i32 1, i32 1, i32 1)
53 %33 = shufflevector <4 x float> %8, <4 x float> %8, <4 x i32>
54 %34 = call <4 x float> @llvm.r600.tex(<4 x float> %33, i32 0, i32 0, i32 0, i32 0, i32 0, i32 1, i32 1, i32 1, i32 1)
55 %35 = shufflevector <4 x float> %9, <4 x float> %9, <4 x i32>
56 %36 = call <4 x float> @llvm.r600.tex(<4 x float> %35, i32 0, i32 0, i32 0, i32 0, i32 0, i32 1, i32 1, i32 1, i32 1)
57 %37 = shufflevector <4 x float> %10, <4 x float> %10, <4 x i32>
58 %38 = call <4 x float> @llvm.r600.tex(<4 x float> %37, i32 0, i32 0, i32 0, i32 0, i32 0, i32 1, i32 1, i32 1, i32 1)
59 %39 = shufflevector <4 x float> %11, <4 x float> %11, <4 x i32>
60 %40 = call <4 x float> @llvm.r600.tex(<4 x float> %39, i32 0, i32 0, i32 0, i32 0, i32 0, i32 1, i32 1, i32 1, i32 1)
61 %41 = shufflevector <4 x float> %12, <4 x float> %12, <4 x i32>
62 %42 = call <4 x float> @llvm.r600.tex(<4 x float> %41, i32 0, i32 0, i32 0, i32 0, i32 0, i32 1, i32 1, i32 1, i32 1)
63 %43 = shufflevector <4 x float> %13, <4 x float> %13, <4 x i32>
64 %44 = call <4 x float> @llvm.r600.tex(<4 x float> %43, i32 0, i32 0, i32 0, i32 0, i32 0, i32 1, i32 1, i32 1, i32 1)
65 %45 = shufflevector <4 x float> %14, <4 x float> %14, <4 x i32>
66 %46 = call <4 x float> @llvm.r600.tex(<4 x float> %45, i32 0, i32 0, i32 0, i32 0, i32 0, i32 1, i32 1, i32 1, i32 1)
67 %47 = shufflevector <4 x float> %15, <4 x float> %15, <4 x i32>
68 %48 = call <4 x float> @llvm.r600.tex(<4 x float> %47, i32 0, i32 0, i32 0, i32 0, i32 0, i32 1, i32 1, i32 1, i32 1)
69 %49 = shufflevector <4 x float> %16, <4 x float> %16, <4 x i32>
70 %50 = call <4 x float> @llvm.r600.tex(<4 x float> %49, i32 0, i32 0, i32 0, i32 0, i32 0, i32 1, i32 1, i32 1, i32 1)
71 %a = fadd <4 x float> %18, %20
72 %b = fadd <4 x float> %22, %24
73 %c = fadd <4 x float> %26, %28
74 %d = fadd <4 x float> %30, %32
75 %e = fadd <4 x float> %34, %36
76 %f = fadd <4 x float> %38, %40
77 %g = fadd <4 x float> %42, %44
78 %h = fadd <4 x float> %46, %48
79 %i = fadd <4 x float> %50, %a
6480 %bc = fadd <4 x float> %b, %c
6581 %de = fadd <4 x float> %d, %e
6682 %fg = fadd <4 x float> %f, %g
6783 %hi = fadd <4 x float> %h, %i
68
6984 %bcde = fadd <4 x float> %bc, %de
7085 %fghi = fadd <4 x float> %fg, %hi
71
7286 %bcdefghi = fadd <4 x float> %bcde, %fghi
7387 call void @llvm.R600.store.swizzle(<4 x float> %bcdefghi, i32 0, i32 1)
7488 ret void
7589 }
7690
77 declare <4 x float> @llvm.AMDGPU.tex(<4 x float>, i32, i32, i32) readnone
7891 declare void @llvm.R600.store.swizzle(<4 x float>, i32, i32)
92
93 ; Function Attrs: readnone
94 declare <4 x float> @llvm.r600.tex(<4 x float>, i32, i32, i32, i32, i32, i32, i32, i32, i32) #0
95
96 attributes #0 = { readnone }
5353 ; CHECK-NEXT: DOT4 * T[[GPR]].W (MASKED), 1.0
5454 define void @inline_literal_dot4(float addrspace(1)* %out) {
5555 entry:
56 %0 = call float @llvm.AMDGPU.dp4(<4 x float> , <4 x float> )
56 %0 = call float @llvm.r600.dot4(<4 x float> , <4 x float> )
5757 store float %0, float addrspace(1)* %out
5858 ret void
5959 }
6060
61 declare float @llvm.AMDGPU.dp4(<4 x float>, <4 x float>) #1
61 declare float @llvm.r600.dot4(<4 x float>, <4 x float>) #1
6262
6363 attributes #1 = { readnone }
None ; RUN: llc < %s -march=r600 -mcpu=redwood | FileCheck %s
0 ; RUN: llc -march=r600 -mcpu=redwood < %s | FileCheck %s
11
22 ; CHECK-LABEL: {{^}}cube:
33 ; CHECK: CUBE T{{[0-9]}}.X
66 ; CHECK: CUBE * T{{[0-9]}}.W
77 define amdgpu_ps void @cube() {
88 main_body:
9 %0 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 9)
10 %1 = extractelement <4 x float> %0, i32 3
11 %2 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 9)
12 %3 = extractelement <4 x float> %2, i32 0
13 %4 = fdiv float %3, %1
14 %5 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 9)
15 %6 = extractelement <4 x float> %5, i32 1
16 %7 = fdiv float %6, %1
17 %8 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 9)
18 %9 = extractelement <4 x float> %8, i32 2
19 %10 = fdiv float %9, %1
20 %11 = insertelement <4 x float> undef, float %4, i32 0
21 %12 = insertelement <4 x float> %11, float %7, i32 1
22 %13 = insertelement <4 x float> %12, float %10, i32 2
23 %14 = insertelement <4 x float> %13, float 1.000000e+00, i32 3
24 %15 = call <4 x float> @llvm.AMDGPU.cube(<4 x float> %14)
25 %16 = extractelement <4 x float> %15, i32 0
26 %17 = extractelement <4 x float> %15, i32 1
27 %18 = extractelement <4 x float> %15, i32 2
28 %19 = extractelement <4 x float> %15, i32 3
29 %20 = call float @fabs(float %18)
30 %21 = fdiv float 1.000000e+00, %20
31 %22 = fmul float %16, %21
32 %23 = fadd float %22, 1.500000e+00
33 %24 = fmul float %17, %21
34 %25 = fadd float %24, 1.500000e+00
35 %26 = insertelement <4 x float> undef, float %25, i32 0
36 %27 = insertelement <4 x float> %26, float %23, i32 1
37 %28 = insertelement <4 x float> %27, float %19, i32 2
38 %29 = insertelement <4 x float> %28, float %25, i32 3
39 %30 = call <4 x float> @llvm.AMDGPU.tex(<4 x float> %29, i32 16, i32 0, i32 4)
40 call void @llvm.R600.store.swizzle(<4 x float> %30, i32 0, i32 0)
9 %tmp = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 9)
10 %tmp1 = extractelement <4 x float> %tmp, i32 3
11 %tmp2 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 9)
12 %tmp3 = extractelement <4 x float> %tmp2, i32 0
13 %tmp4 = fdiv float %tmp3, %tmp1
14 %tmp5 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 9)
15 %tmp6 = extractelement <4 x float> %tmp5, i32 1
16 %tmp7 = fdiv float %tmp6, %tmp1
17 %tmp8 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 9)
18 %tmp9 = extractelement <4 x float> %tmp8, i32 2
19 %tmp10 = fdiv float %tmp9, %tmp1
20 %tmp11 = insertelement <4 x float> undef, float %tmp4, i32 0
21 %tmp12 = insertelement <4 x float> %tmp11, float %tmp7, i32 1
22 %tmp13 = insertelement <4 x float> %tmp12, float %tmp10, i32 2
23 %tmp14 = insertelement <4 x float> %tmp13, float 1.000000e+00, i32 3
24 %tmp15 = call <4 x float> @llvm.AMDGPU.cube(<4 x float> %tmp14)
25 %tmp16 = extractelement <4 x float> %tmp15, i32 0
26 %tmp17 = extractelement <4 x float> %tmp15, i32 1
27 %tmp18 = extractelement <4 x float> %tmp15, i32 2
28 %tmp19 = extractelement <4 x float> %tmp15, i32 3
29 %tmp20 = call float @llvm.fabs.f32(float %tmp18)
30 %tmp21 = fdiv float 1.000000e+00, %tmp20
31 %tmp22 = fmul float %tmp16, %tmp21
32 %tmp23 = fadd float %tmp22, 1.500000e+00
33 %tmp24 = fmul float %tmp17, %tmp21
34 %tmp25 = fadd float %tmp24, 1.500000e+00
35 %tmp26 = insertelement <4 x float> undef, float %tmp25, i32 0
36 %tmp27 = insertelement <4 x float> %tmp26, float %tmp23, i32 1
37 %tmp28 = insertelement <4 x float> %tmp27, float %tmp19, i32 2
38 %tmp29 = insertelement <4 x float> %tmp28, float %tmp25, i32 3
39 %tmp30 = shufflevector <4 x float> %tmp29, <4 x float> %tmp29, <4 x i32>
40 %tmp31 = call <4 x float> @llvm.r600.tex(<4 x float> %tmp30, i32 0, i32 0, i32 0, i32 16, i32 0, i32 1, i32 1, i32 1, i32 1)
41 call void @llvm.R600.store.swizzle(<4 x float> %tmp31, i32 0, i32 0)
4142 ret void
4243 }
4344
4445 ; Function Attrs: readnone
4546 declare <4 x float> @llvm.AMDGPU.cube(<4 x float>) #0
4647
47 ; Function Attrs: readnone
48 declare float @fabs(float) #0
49
50 ; Function Attrs: readnone
51 declare <4 x float> @llvm.AMDGPU.tex(<4 x float>, i32, i32, i32) #0
48 ; Function Attrs: nounwind readnone
49 declare float @llvm.fabs.f32(float) #0
5250
5351 declare void @llvm.R600.store.swizzle(<4 x float>, i32, i32)
5452
55 attributes #0 = { readnone }
53 ; Function Attrs: readnone
54 declare <4 x float> @llvm.r600.tex(<4 x float>, i32, i32, i32, i32, i32, i32, i32, i32, i32) #0
5655
56 attributes #0 = { nounwind readnone }
+0
-42
test/CodeGen/AMDGPU/llvm.AMDGPU.tex.ll less more
None ;RUN: llc < %s -march=r600 -mcpu=redwood | FileCheck %s
1
2 ;CHECK: TEX_SAMPLE T{{[0-9]+\.XYZW, T[0-9]+\.XYZW}} RID:0 SID:0 CT:NNNN
3 ;CHECK: TEX_SAMPLE T{{[0-9]+\.XYZW, T[0-9]+\.XYZW}} RID:0 SID:0 CT:NNNN
4 ;CHECK: TEX_SAMPLE T{{[0-9]+\.XYZW, T[0-9]+\.XYZW}} RID:0 SID:0 CT:NNNN
5 ;CHECK: TEX_SAMPLE T{{[0-9]+\.XYZW, T[0-9]+\.XYZW}} RID:0 SID:0 CT:NNNN
6 ;CHECK: TEX_SAMPLE T{{[0-9]+\.XYZW, T[0-9]+\.XYZW}} RID:0 SID:0 CT:UUNN
7 ;CHECK: TEX_SAMPLE_C T{{[0-9]+\.XYZW, T[0-9]+\.XYZZ}} RID:0 SID:0 CT:NNNN
8 ;CHECK: TEX_SAMPLE_C T{{[0-9]+\.XYZW, T[0-9]+\.XYZZ}} RID:0 SID:0 CT:NNNN
9 ;CHECK: TEX_SAMPLE_C T{{[0-9]+\.XYZW, T[0-9]+\.XYZZ}} RID:0 SID:0 CT:UUNN
10 ;CHECK: TEX_SAMPLE T{{[0-9]+\.XYZW, T[0-9]+\.XYYW}} RID:0 SID:0 CT:NNUN
11 ;CHECK: TEX_SAMPLE T{{[0-9]+\.XYZW, T[0-9]+\.XYZW}} RID:0 SID:0 CT:NNUN
12 ;CHECK: TEX_SAMPLE_C T{{[0-9]+\.XYZW, T[0-9]+\.XYYZ}} RID:0 SID:0 CT:NNUN
13 ;CHECK: TEX_SAMPLE_C T{{[0-9]+\.XYZW, T[0-9]+\.XYZW}} RID:0 SID:0 CT:NNUN
14 ;CHECK: TEX_SAMPLE_C T{{[0-9]+\.XYZW, T[0-9]+\.XYZW}} RID:0 SID:0 CT:NNNN
15 ;CHECK: TEX_SAMPLE T{{[0-9]+\.XYZW, T[0-9]+\.XYZW}} RID:0 SID:0 CT:NNNN
16 ;CHECK: TEX_SAMPLE T{{[0-9]+\.XYZW, T[0-9]+\.XYZW}} RID:0 SID:0 CT:NNNN
17 ;CHECK: TEX_SAMPLE T{{[0-9]+\.XYZW, T[0-9]+\.XYZW}} RID:0 SID:0 CT:NNUN
18
19 define void @test(<4 x float> addrspace(1)* %out, <4 x float> addrspace(1)* %in) {
20 %addr = load <4 x float>, <4 x float> addrspace(1)* %in
21 %res1 = call <4 x float> @llvm.AMDGPU.tex(<4 x float> %addr, i32 0, i32 0, i32 1)
22 %res2 = call <4 x float> @llvm.AMDGPU.tex(<4 x float> %res1, i32 0, i32 0, i32 2)
23 %res3 = call <4 x float> @llvm.AMDGPU.tex(<4 x float> %res2, i32 0, i32 0, i32 3)
24 %res4 = call <4 x float> @llvm.AMDGPU.tex(<4 x float> %res3, i32 0, i32 0, i32 4)
25 %res5 = call <4 x float> @llvm.AMDGPU.tex(<4 x float> %res4, i32 0, i32 0, i32 5)
26 %res6 = call <4 x float> @llvm.AMDGPU.tex(<4 x float> %res5, i32 0, i32 0, i32 6)
27 %res7 = call <4 x float> @llvm.AMDGPU.tex(<4 x float> %res6, i32 0, i32 0, i32 7)
28 %res8 = call <4 x float> @llvm.AMDGPU.tex(<4 x float> %res7, i32 0, i32 0, i32 8)
29 %res9 = call <4 x float> @llvm.AMDGPU.tex(<4 x float> %res8, i32 0, i32 0, i32 9)
30 %res10 = call <4 x float> @llvm.AMDGPU.tex(<4 x float> %res9, i32 0, i32 0, i32 10)
31 %res11 = call <4 x float> @llvm.AMDGPU.tex(<4 x float> %res10, i32 0, i32 0, i32 11)
32 %res12 = call <4 x float> @llvm.AMDGPU.tex(<4 x float> %res11, i32 0, i32 0, i32 12)
33 %res13 = call <4 x float> @llvm.AMDGPU.tex(<4 x float> %res12, i32 0, i32 0, i32 13)
34 %res14 = call <4 x float> @llvm.AMDGPU.tex(<4 x float> %res13, i32 0, i32 0, i32 14)
35 %res15 = call <4 x float> @llvm.AMDGPU.tex(<4 x float> %res14, i32 0, i32 0, i32 15)
36 %res16 = call <4 x float> @llvm.AMDGPU.tex(<4 x float> %res15, i32 0, i32 0, i32 16)
37 store <4 x float> %res16, <4 x float> addrspace(1)* %out
38 ret void
39 }
40
41 declare <4 x float> @llvm.AMDGPU.tex(<4 x float>, i32, i32, i32) readnone
+0
-11
test/CodeGen/AMDGPU/llvm.amdgpu.dp4.ll less more
None ; RUN: llc -march=r600 -mcpu=redwood -verify-machineinstrs < %s
1
2 declare float @llvm.AMDGPU.dp4(<4 x float>, <4 x float>) nounwind readnone
3
4 define void @test_dp4(float addrspace(1)* %out, <4 x float> addrspace(1)* %a, <4 x float> addrspace(1)* %b) nounwind {
5 %src0 = load <4 x float>, <4 x float> addrspace(1)* %a, align 16
6 %src1 = load <4 x float>, <4 x float> addrspace(1)* %b, align 16
7 %dp4 = call float @llvm.AMDGPU.dp4(<4 x float> %src0, <4 x float> %src1) nounwind readnone
8 store float %dp4, float addrspace(1)* %out, align 4
9 ret void
10 }
0 ; RUN: llc -march=r600 -mcpu=redwood -verify-machineinstrs < %s
1
2 declare float @llvm.r600.dot4(<4 x float>, <4 x float>) nounwind readnone
3
4 define void @test_dp4(float addrspace(1)* %out, <4 x float> addrspace(1)* %a, <4 x float> addrspace(1)* %b) nounwind {
5 %src0 = load <4 x float>, <4 x float> addrspace(1)* %a, align 16
6 %src1 = load <4 x float>, <4 x float> addrspace(1)* %b, align 16
7 %dp4 = call float @llvm.r600.dot4(<4 x float> %src0, <4 x float> %src1) nounwind readnone
8 store float %dp4, float addrspace(1)* %out, align 4
9 ret void
10 }
0 ;RUN: llc < %s -march=r600 -mcpu=redwood | FileCheck %s
1
2 ;CHECK: TEX_SAMPLE T{{[0-9]+\.XYZW, T[0-9]+\.XYZW}} RID:0 SID:0 CT:NNNN
3 ;CHECK: TEX_SAMPLE T{{[0-9]+\.XYZW, T[0-9]+\.XYZW}} RID:0 SID:0 CT:NNNN
4 ;CHECK: TEX_SAMPLE T{{[0-9]+\.XYZW, T[0-9]+\.XYZW}} RID:0 SID:0 CT:NNNN
5 ;CHECK: TEX_SAMPLE T{{[0-9]+\.XYZW, T[0-9]+\.XYZW}} RID:0 SID:0 CT:NNNN
6 ;CHECK: TEX_SAMPLE T{{[0-9]+\.XYZW, T[0-9]+\.XYZW}} RID:0 SID:0 CT:UUNN
7 ;CHECK: TEX_SAMPLE_C T{{[0-9]+\.XYZW, T[0-9]+\.XYZZ}} RID:0 SID:0 CT:NNNN
8 ;CHECK: TEX_SAMPLE_C T{{[0-9]+\.XYZW, T[0-9]+\.XYZZ}} RID:0 SID:0 CT:NNNN
9 ;CHECK: TEX_SAMPLE_C T{{[0-9]+\.XYZW, T[0-9]+\.XYZZ}} RID:0 SID:0 CT:UUNN
10 ;CHECK: TEX_SAMPLE T{{[0-9]+\.XYZW, T[0-9]+\.XYYW}} RID:0 SID:0 CT:NNUN
11 ;CHECK: TEX_SAMPLE T{{[0-9]+\.XYZW, T[0-9]+\.XYZW}} RID:0 SID:0 CT:NNUN
12 ;CHECK: TEX_SAMPLE_C T{{[0-9]+\.XYZW, T[0-9]+\.XYYZ}} RID:0 SID:0 CT:NNUN
13 ;CHECK: TEX_SAMPLE_C T{{[0-9]+\.XYZW, T[0-9]+\.XYZW}} RID:0 SID:0 CT:NNUN
14 ;CHECK: TEX_SAMPLE_C T{{[0-9]+\.XYZW, T[0-9]+\.XYZW}} RID:0 SID:0 CT:NNNN
15 ;CHECK: TEX_SAMPLE T{{[0-9]+\.XYZW, T[0-9]+\.XYZW}} RID:0 SID:0 CT:NNNN
16 ;CHECK: TEX_SAMPLE T{{[0-9]+\.XYZW, T[0-9]+\.XYZW}} RID:0 SID:0 CT:NNNN
17 ;CHECK: TEX_SAMPLE T{{[0-9]+\.XYZW, T[0-9]+\.XYZW}} RID:0 SID:0 CT:NNUN
18
19 define void @test(<4 x float> addrspace(1)* %out, <4 x float> addrspace(1)* %in) {
20 bb:
21 %addr = load <4 x float>, <4 x float> addrspace(1)* %in
22 %tmp = shufflevector <4 x float> %addr, <4 x float> %addr, <4 x i32>
23 %tmp1 = call <4 x float> @llvm.r600.tex(<4 x float> %tmp, i32 0, i32 0, i32 0, i32 0, i32 0, i32 1, i32 1, i32 1, i32 1)
24 %tmp2 = shufflevector <4 x float> %tmp1, <4 x float> %tmp1, <4 x i32>
25 %tmp3 = call <4 x float> @llvm.r600.tex(<4 x float> %tmp2, i32 0, i32 0, i32 0, i32 0, i32 0, i32 1, i32 1, i32 1, i32 1)
26 %tmp4 = shufflevector <4 x float> %tmp3, <4 x float> %tmp3, <4 x i32>
27 %tmp5 = call <4 x float> @llvm.r600.tex(<4 x float> %tmp4, i32 0, i32 0, i32 0, i32 0, i32 0, i32 1, i32 1, i32 1, i32 1)
28 %tmp6 = shufflevector <4 x float> %tmp5, <4 x float> %tmp5, <4 x i32>
29 %tmp7 = call <4 x float> @llvm.r600.tex(<4 x float> %tmp6, i32 0, i32 0, i32 0, i32 0, i32 0, i32 1, i32 1, i32 1, i32 1)
30 %tmp8 = shufflevector <4 x float> %tmp7, <4 x float> %tmp7, <4 x i32>
31 %tmp9 = call <4 x float> @llvm.r600.tex(<4 x float> %tmp8, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 1, i32 1)
32 %tmp10 = shufflevector <4 x float> %tmp9, <4 x float> %tmp9, <4 x i32>
33 %tmp11 = call <4 x float> @llvm.r600.texc(<4 x float> %tmp10, i32 0, i32 0, i32 0, i32 0, i32 0, i32 1, i32 1, i32 1, i32 1)
34 %tmp12 = shufflevector <4 x float> %tmp11, <4 x float> %tmp11, <4 x i32>
35 %tmp13 = call <4 x float> @llvm.r600.texc(<4 x float> %tmp12, i32 0, i32 0, i32 0, i32 0, i32 0, i32 1, i32 1, i32 1, i32 1)
36 %tmp14 = shufflevector <4 x float> %tmp13, <4 x float> %tmp13, <4 x i32>
37 %tmp15 = call <4 x float> @llvm.r600.texc(<4 x float> %tmp14, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 1, i32 1)
38 %tmp16 = shufflevector <4 x float> %tmp15, <4 x float> %tmp15, <4 x i32>
39 %tmp17 = call <4 x float> @llvm.r600.tex(<4 x float> %tmp16, i32 0, i32 0, i32 0, i32 0, i32 0, i32 1, i32 1, i32 0, i32 1)
40 %tmp18 = shufflevector <4 x float> %tmp17, <4 x float> %tmp17, <4 x i32>
41 %tmp19 = call <4 x float> @llvm.r600.tex(<4 x float> %tmp18, i32 0, i32 0, i32 0, i32 0, i32 0, i32 1, i32 1, i32 0, i32 1)
42 %tmp20 = shufflevector <4 x float> %tmp19, <4 x float> %tmp19, <4 x i32>
43 %tmp21 = call <4 x float> @llvm.r600.texc(<4 x float> %tmp20, i32 0, i32 0, i32 0, i32 0, i32 0, i32 1, i32 1, i32 0, i32 1)
44 %tmp22 = shufflevector <4 x float> %tmp21, <4 x float> %tmp21, <4 x i32>
45 %tmp23 = call <4 x float> @llvm.r600.texc(<4 x float> %tmp22, i32 0, i32 0, i32 0, i32 0, i32 0, i32 1, i32 1, i32 0, i32 1)
46 %tmp24 = shufflevector <4 x float> %tmp23, <4 x float> %tmp23, <4 x i32>
47 %tmp25 = call <4 x float> @llvm.r600.texc(<4 x float> %tmp24, i32 0, i32 0, i32 0, i32 0, i32 0, i32 1, i32 1, i32 1, i32 1)
48 %tmp26 = shufflevector <4 x float> %tmp25, <4 x float> %tmp25, <4 x i32>
49 %tmp27 = call <4 x float> @llvm.r600.tex(<4 x float> %tmp26, i32 0, i32 0, i32 0, i32 0, i32 0, i32 1, i32 1, i32 1, i32 1)
50 %tmp28 = shufflevector <4 x float> %tmp27, <4 x float> %tmp27, <4 x i32>
51 %tmp29 = call <4 x float> @llvm.r600.tex(<4 x float> %tmp28, i32 0, i32 0, i32 0, i32 0, i32 0, i32 1, i32 1, i32 1, i32 1)
52 %tmp30 = shufflevector <4 x float> %tmp29, <4 x float> %tmp29, <4 x i32>
53 %tmp31 = call <4 x float> @llvm.r600.tex(<4 x float> %tmp30, i32 0, i32 0, i32 0, i32 0, i32 0, i32 1, i32 1, i32 0, i32 1)
54 store <4 x float> %tmp31, <4 x float> addrspace(1)* %out
55 ret void
56 }
57
58 ; Function Attrs: readnone
59 declare <4 x float> @llvm.r600.tex(<4 x float>, i32, i32, i32, i32, i32, i32, i32, i32, i32) #0
60
61 ; Function Attrs: readnone
62 declare <4 x float> @llvm.r600.texc(<4 x float>, i32, i32, i32, i32, i32, i32, i32, i32, i32) #0
63
64 attributes #0 = { nounwind readnone }
8787 %83 = insertelement <4 x float> %82, float %75, i32 1
8888 %84 = insertelement <4 x float> %83, float %77, i32 2
8989 %85 = insertelement <4 x float> %84, float 0.000000e+00, i32 3
90 %86 = call float @llvm.AMDGPU.dp4(<4 x float> %81, <4 x float> %85)
90 %86 = call float @llvm.r600.dot4(<4 x float> %81, <4 x float> %85)
9191 %87 = insertelement <4 x float> undef, float %86, i32 0
9292 call void @llvm.R600.store.swizzle(<4 x float> %87, i32 2, i32 2)
9393 ret void
9494 }
9595
9696 ; Function Attrs: readnone
97 declare float @llvm.AMDGPU.dp4(<4 x float>, <4 x float>) #1
97 declare float @llvm.r600.dot4(<4 x float>, <4 x float>) #1
9898
9999 ; Function Attrs: readonly
100100 declare float @fabs(float) #2
2222 %15 = insertelement <4 x float> %14, float %8, i32 3
2323 %16 = insertelement <4 x float> %15, float %11, i32 3
2424
25 %17 = call float @llvm.AMDGPU.dp4(<4 x float> %15,<4 x float> %16)
25 %17 = call float @llvm.r600.dot4(<4 x float> %15,<4 x float> %16)
2626 %18 = insertelement <4 x float> undef, float %17, i32 0
2727 call void @llvm.R600.store.swizzle(<4 x float> %18, i32 0, i32 2)
2828 ret void
5151 %15 = insertelement <4 x float> %14, float %8, i32 3
5252 %16 = insertelement <4 x float> %15, float %11, i32 3
5353
54 %17 = call float @llvm.AMDGPU.dp4(<4 x float> %15,<4 x float> %16)
54 %17 = call float @llvm.r600.dot4(<4 x float> %15,<4 x float> %16)
5555 %18 = insertelement <4 x float> undef, float %17, i32 0
5656 call void @llvm.R600.store.swizzle(<4 x float> %18, i32 0, i32 2)
5757 ret void
5858 }
5959
6060 ; Function Attrs: readnone
61 declare float @llvm.AMDGPU.dp4(<4 x float>, <4 x float>) #1
61 declare float @llvm.r600.dot4(<4 x float>, <4 x float>) #1
6262
6363 declare void @llvm.R600.store.swizzle(<4 x float>, i32, i32)
6464
+2
-2